intel AN 496 Korzystanie z wewnętrznego rdzenia oscylatora IP

Korzystanie z wewnętrznego rdzenia IP oscylatora

Obsługiwane urządzenia Intel® oferują unikalną funkcję wewnętrznego oscylatora. Jak pokazano na projekcie npampZgodnie z opisem w tej nocie aplikacyjnej, wewnętrzne oscylatory stanowią doskonały wybór do realizacji projektów wymagających taktowania, oszczędzając w ten sposób miejsce na płycie i koszty związane z zewnętrznymi obwodami taktowania.

Informacje powiązane

• Projekt Exampplik dla MAX® II
  • Zapewnia konstrukcję MAX® II files dla tej noty aplikacyjnej (AN 496).
• Projekt Exampplik dla MAX® V
  • Zapewnia konstrukcję MAX® V files dla tej noty aplikacyjnej (AN 496).
• Projekt Exampplik dla Intel MAX® 10
  • Zapewnia konstrukcję Intel MAX® 10 files dla tej noty aplikacyjnej (AN 496).

Oscylatory wewnętrzne

Większość projektów wymaga zegara do normalnej pracy. Możesz użyć wewnętrznego rdzenia IP oscylatora jako źródła zegara w projektach użytkownika lub w celach debugowania. Dzięki wewnętrznemu oscylatorowi obsługiwane urządzenia Intel nie wymagają zewnętrznych obwodów taktowania. Na przykładample, można użyć wewnętrznego oscylatora, aby spełnić wymagania taktowania kontrolera LCD, kontrolera magistrali zarządzania systemem (SMBus) lub dowolnego innego protokołu interfejsu, lub aby zaimplementować modulator szerokości impulsu. Pomaga to zminimalizować liczbę komponentów, miejsce na płycie i zmniejsza całkowity koszt systemu. Można utworzyć instancję wewnętrznego oscylatora bez tworzenia instancji pamięci flash użytkownika (UFM), korzystając z rdzenia IP oscylatora obsługiwanych urządzeń Intel w oprogramowaniu Intel Quartus® Prime dla urządzeń MAX® II i MAX V. W przypadku urządzeń Intel MAX 10 oscylatory są oddzielone od UFM. Częstotliwość wyjściowa oscylatora, osc, stanowi jedną czwartą niepodzielnej częstotliwości oscylatora wewnętrznego.

Zakres częstotliwości dla obsługiwanych urządzeń Intel

Urządzenia	Zegar wyjściowy z wewnętrznego oscylatora (1) (MHz)
MAKS II	3.3 – 5.5
MAX W	3.9 – 5.3
IntelMAX 10	55 – 116 (2), 35 – 77 (3)

1. Port wyjściowy wewnętrznego rdzenia IP oscylatora to osc w urządzeniach MAX II i MAX V oraz cllkout we wszystkich pozostałych obsługiwanych urządzeniach.

Urządzenia	Zegar wyjściowy z wewnętrznego oscylatora (1) (MHz)
Cyklon® III (4)	80 (maks.)
Cyklon IV	80 (maks.)
Cyklon V	100 (maks.)
Intel Cyclone 10 GX	100 (maks.)
Procesor Intel Cyclone 10 LP	80 (maks.)
Arria® II GX	100 (maks.)
Arri V	100 (maks.)
Intel Arria 10	100 (maks.)
Stratix® V	100 (maks.)
Intel Stratix 10	170 – 230

1. Port wyjściowy wewnętrznego rdzenia IP oscylatora to osc w urządzeniach MAX II i MAX V oraz cllkout we wszystkich pozostałych obsługiwanych urządzeniach.
2. Dla 10M02, 10M04, 10M08, 10M16 i 10M25.
3. Dla 10M40 i 10M50.
4. Obsługiwane w oprogramowaniu Intel Quartus Prime w wersji 13.1 i wcześniejszych.

Wewnętrzny oscylator jako część UFM dla urządzeń MAX II i MAX V

Wewnętrzny oscylator jest częścią bloku kontroli kasowania programu, który steruje programowaniem i kasowaniem UFM. Rejestr danych przechowuje dane, które mają zostać wysłane lub pobrane z UFM. Rejestr adresowy przechowuje adres, z którego pobierane są dane lub adres, pod który dane są zapisywane. Wewnętrzny oscylator bloku UFM jest włączany, gdy wykonywane są operacje ERASE, PROGRAM i READ.

Opis pinów wewnętrznego rdzenia IP oscylatora

Sygnał	Opis
Oscena	Użyj, aby włączyć wewnętrzny oscylator. Wejście wysokie, aby włączyć oscylator.
osc/clkout (5)	Wyjście wewnętrznego oscylatora.

Korzystanie z wewnętrznego oscylatora w urządzeniach MAX II i MAX V

Wewnętrzny oscylator ma jedno wejście, oscena i jedno wyjście, os. Aby aktywować wewnętrzny oscylator, użyj osceny. Po włączeniu na wyjściu udostępniany jest zegar z częstotliwością. Jeśli oscena jest ustawiona na niskim poziomie, moc wyjściowa wewnętrznego oscylatora jest stale wysoka.

Aby utworzyć instancję wewnętrznego oscylatora, wykonaj następujące kroki

1. W menu Narzędzia oprogramowania Intel Quartus Prime kliknij Katalog IP.
2. W kategorii Biblioteka rozwiń Podstawowe funkcje i wejścia/wyjścia.
3. Wybierz oscylator MAX II/MAX V i po kliknięciu Dodaj pojawi się Edytor parametrów IP. Można teraz wybrać częstotliwość wyjściową oscylatora.
4. W bibliotekach symulacji model filektóre muszą zostać uwzględnione, są wymienione. Kliknij Następny.
5. Wybierz filema powstać. Kliknij Zakończ. Wybrany files są tworzone i można uzyskać do nich dostęp z danych wyjściowych file teczka. Po dodaniu kodu instancji do pliku file, wejście osceny musi być wykonane w postaci przewodu i mieć przypisaną wartość logiczną „1”, aby włączyć oscylator.

Korzystanie z wewnętrznego oscylatora we wszystkich obsługiwanych urządzeniach (z wyjątkiem urządzeń MAX II i MAX V)

Wewnętrzny oscylator ma jedno wejście, oscena i jedno wyjście, os. Aby aktywować wewnętrzny oscylator, użyj osceny. Po włączeniu na wyjściu udostępniany jest zegar z częstotliwością. Jeśli oscena jest ustawiona na niski poziom, moc wyjściowa wewnętrznego oscylatora jest stale niska.

Aby utworzyć instancję wewnętrznego oscylatora, wykonaj następujące kroki

1. W menu Narzędzia oprogramowania Intel Quartus Prime kliknij Katalog IP.
2. W kategorii Biblioteka rozwiń Podstawowe funkcje i programowanie konfiguracyjne.
3. Wybierz opcję Internal Oscillator (lub Intel FPGA S10 Configuration Clock dla urządzeń Intel Stratix 10) i po kliknięciu Dodaj pojawi się Edytor parametrów IP.
4. W oknie dialogowym Nowa instancja IP:
   • Ustaw nazwę najwyższego poziomu swojego adresu IP.
   • Wybierz rodzinę urządzeń.
   • Wybierz urządzenie.
5. Kliknij OK.
6. Aby wygenerować HDL, kliknij opcję Generuj HDL.
7. Kliknij Generuj.

Wybrany files są tworzone i można uzyskać do nich dostęp z danych wyjściowych file folder określony w ścieżce katalogu wyjściowego. Po dodaniu kodu instancji do pliku file, wejście osceny musi być wykonane w postaci przewodu i mieć przypisaną wartość logiczną „1”, aby włączyć oscylator.

Realizacja

Możesz wdrożyć te projekty npampplików z urządzeniami MAX II, MAX V i Intel MAX 10, z których wszystkie mają funkcję wewnętrznego oscylatora. Implementacja obejmuje demonstrację funkcji wewnętrznego oscylatora poprzez przypisanie wyjścia oscylatora do licznika i sterowanie pinami we/wy ogólnego przeznaczenia (GPIO) w urządzeniach MAX II, MAX V i Intel MAX 10.

Projekt Exampplik 1: Targetowanie płyty demonstracyjnej MDN-82 (urządzenia MAX II)

Projekt Exampplik 1 służy do sterowania diodami LED w celu uzyskania efektu przewijania, demonstrując w ten sposób wewnętrzny oscylator przy użyciu płytki demonstracyjnej MDN-82.

Przypisanie pinów EPM240G dla projektu Example 1 Korzystanie z płyty demonstracyjnej MDN-82

Przypisanie pinów EPM240G
Sygnał	Szpilka	Sygnał	Szpilka
d2	Kołek 69	d3	Kołek 40
d5	Kołek 71	d6	Kołek 75
d8	Kołek 73	d10	Kołek 73
d11	Kołek 75	d12	Kołek 71
d4_1	Kołek 85	d4_2	Kołek 69
d7_1	Kołek 87	d7_2	Kołek 88
d9_1	Kołek 89	d9_2	Kołek 90
sw9	Kołek 82	—	—

Przypisz nieużywane piny jako wejście trójkołowe w oprogramowaniu Intel Quartus Prime.

Aby zademonstrować ten projekt na płycie demonstracyjnej MDN-B2, wykonaj następujące kroki

1. Włącz zasilanie płytki demonstracyjnej (za pomocą przełącznika suwakowego SW1).
2. Pobierz projekt na MAX II CPLD poprzez JTAG nagłówek JP5 na płycie demonstracyjnej i konwencjonalny kabel do programowania (kabel portu równoległego Intel FPGA lub kabel do pobierania Intel FPGA). Trzymaj SW4 na płycie demonstracyjnej wciśnięty przed i podczas rozpoczęcia procesu programowania. Po zakończeniu wyłącz zasilanie i wyjmij JTAG złącze.
3. Obserwuj sekwencję przewijania diod LED na czerwonych i dwukolorowych diodach LED. Naciśnięcie SW9 na płycie demonstracyjnej wyłącza wewnętrzny oscylator, a przewijające się diody LED zamrożą się w swoich bieżących pozycjach.

Projekt Exampplik 2: Celowanie w zestaw deweloperski urządzenia MAX V

W projekcie npampplik 2, częstotliwość wyjściowa oscylatora jest dzielona przez 221 przed taktowaniem 2-bitowego licznika. Wyjście tego 2-bitowego licznika służy do sterowania diodami LED, demonstrując w ten sposób wewnętrzny oscylator w zestawie deweloperskim urządzenia MAX V.

Przypisanie pinów w modelu 5M570Z dla projektu Npample 2 Korzystanie z zestawu rozwojowego urządzenia MAX V

Przypisanie pinów w 5M570Z
Sygnał	Szpilka	Sygnał	Szpilka
strona 0	M9	dioda[0]	P4
os	M4	dioda[1]	R1
zegar	P2	—	—

Aby zademonstrować ten projekt w zestawie deweloperskim MAX V, wykonaj następujące kroki

1. Podłącz kabel USB do złącza USB, aby włączyć urządzenie.
2. Pobierz projekt na urządzenie MAX V za pomocą wbudowanego kabla do pobierania Intel FPGA.
3. Obserwuj migające diody LED (LED[0] i LED[1]). Naciśnięcie pb0 na płycie demonstracyjnej wyłącza wewnętrzny oscylator, a migające diody LED zamarzną w swoim bieżącym stanie.

Historia wersji dokumentu dla AN 496: Korzystanie z wewnętrznego rdzenia IP oscylatora

Data	Wersja	Zmiany
Listopad 2017	2017.11.06	Dodano obsługę następujących urządzeń: Cyklon III Cyklon IV Cyklon V Intel Cyclone 10 GX Procesor Intel Cyclone 10 LP Arria II GX Arri V Intel Arria 10 Stratix V Intel Stratix 10 Zmieniono tytuł dokumentu z Korzystanie z wewnętrznego oscylatora w serii Altera MAX Do Korzystanie z wewnętrznego rdzenia IP oscylatora aby uwzględnić inne obsługiwane urządzenia. Zmiana nazwy na Intel.
Listopad 2014	2014.11.04	Zaktualizowano częstotliwość niepodzielnego oscylatora wewnętrznego i zegara wyjściowego na podstawie wartości częstotliwości wewnętrznego oscylatora dla urządzeń MAX 10 w tabeli Zakres częstotliwości dla obsługiwanych urządzeń Altera.
Wrzesień 2014	2014.09.22	Dodano MAX 10 urządzeń.
Styczeń 2011	2.0	Zaktualizowano, aby uwzględnić urządzenia MAX V.
Grudzień 2007	1.0	Pierwsze wydanie.

ID: 683653
Wersja: 2017.11.06

Dokumenty / Zasoby

intel AN 496 Korzystanie z wewnętrznego rdzenia oscylatora IP [plik PDF] Instrukcje AN 496 Korzystanie z wewnętrznego rdzenia IP oscylatora, AN 496, Korzystanie z wewnętrznego rdzenia IP oscylatora, Wewnętrzny rdzeń IP oscylatora, Rdzeń IP oscylatora, Rdzeń IP, Rdzeń

Odniesienia

• Instrukcja obsługi