intel AN 496 Използване на IP ядрото на вътрешния осцилатор
Използване на IP ядрото на вътрешния осцилатор
Поддържаните устройства Intel® предлагат уникална функция за вътрешен осцилатор. Както е показано в дизайна прampКакто е описано в тази бележка за приложението, вътрешните осцилатори са отличен избор за реализиране на проекти, които изискват тактова честота, като по този начин спестяват място на борда и разходи, свързани с външна тактова схема.
Свързана информация
- Дизайн Прample за MAX® II
- Осигурява дизайн MAX® II files за тази бележка за приложението (AN 496).
- Дизайн Прample за MAX® V
- Осигурява дизайн MAX® V files за тази бележка за приложението (AN 496).
- Дизайн Прample за Intel MAX® 10
- Осигурява дизайна Intel MAX® 10 files за тази бележка за приложението (AN 496).
Вътрешни осцилатори
Повечето дизайни изискват часовник за нормална работа. Можете да използвате IP ядрото на вътрешния осцилатор за източник на часовник при потребителски дизайн или за целите на отстраняване на грешки. С вътрешен осцилатор, поддържаните устройства на Intel не изискват външна тактова схема. Напримерample, можете да използвате вътрешния осцилатор, за да изпълните изискванията за тактова честота на LCD контролер, контролер на шина за управление на системата (SMBus) или всеки друг интерфейсен протокол, или за внедряване на модулатор на ширината на импулса. Това помага за минимизиране на броя на компонентите, пространството на платката и намалява общата цена на системата. Можете да създадете инстанция на вътрешния осцилатор, без да инстанциирате потребителската флаш памет (UFM), като използвате IP ядрото на осцилатора на поддържаните устройства на Intel в софтуера Intel Quartus® Prime за устройства MAX® II и MAX V. За устройствата Intel MAX 10 осцилаторите са отделни от UFM. Изходната честота на осцилатора, osc, е една четвърт от неразделената честота на вътрешния осцилатор.
Честотен диапазон за поддържани Intel устройства
| Устройства | Изходен часовник от вътрешен осцилатор (1) (MHz) |
| МАКС II | 3.3 – 5.5 |
| МАКС V | 3.9 – 5.3 |
| Intel MAX 10 | 55 – 116 (2), 35 – 77 (3) |
- Изходният порт за IP ядрото на вътрешния осцилатор е osc в устройства MAX II и MAX V и clkout във всички други поддържани устройства.
| Устройства | Изходен часовник от вътрешен осцилатор (1) (MHz) |
| Cyclone® III (4) | 80 (макс) |
| Циклон IV | 80 (макс) |
| Циклон V | 100 (макс) |
| Intel Cyclone 10 GX | 100 (макс) |
| Intel Cyclone 10 LP | 80 (макс) |
| Arria® II GX | 100 (макс) |
| Ария В | 100 (макс) |
| Intel Arria 10 | 100 (макс) |
| Stratix® V | 100 (макс) |
| Intel Stratix 10 | 170 – 230 |
- Изходният порт за IP ядрото на вътрешния осцилатор е osc в устройства MAX II и MAX V и clkout във всички други поддържани устройства.
- За 10M02, 10M04, 10M08, 10M16 и 10M25.
- За 10M40 и 10M50.
- Поддържа се в софтуера Intel Quartus Prime версия 13.1 и по-стари.
Вътрешен осцилатор като част от UFM за устройства MAX II и MAX V
Вътрешният осцилатор е част от блока Program Erase Control, който контролира програмирането и изтриването на UFM. Регистърът на данните съдържа данните, които трябва да бъдат изпратени или извлечени от UFM. Адресният регистър съдържа адреса, от който се извличат данните, или адреса, на който се записват данните. Вътрешният осцилатор за блока UFM се активира, когато се изпълнят операциите ERASE, PROGRAM и READ.
Описание на щифта за IP ядрото на вътрешния осцилатор
| Сигнал | Описание |
| осцена | Използвайте, за да активирате вътрешния осцилатор. Въведете високо, за да активирате осцилатора. |
| osc/clkout (5) | Изход на вътрешния осцилатор. |
Използване на вътрешния осцилатор в устройства MAX II и MAX V
Вътрешният осцилатор има един вход, oscena, и един изход, osc. За да активирате вътрешния осцилатор, използвайте oscena. Когато се активира, на изхода се предоставя часовник с честотата. Ако oscena е ниско, изходът на вътрешния осцилатор е постоянно висок.
За да създадете вътрешния осцилатор, следвайте тези стъпки
- В менюто Инструменти на софтуера Intel Quartus Prime щракнете върху IP каталог.
- Под категорията Библиотека разгънете Основни функции и I/O.
- Изберете MAX II/MAX V осцилатор и след като щракнете върху Добавяне, се появява редакторът на IP параметри. Сега можете да изберете изходната честота на осцилатора.
- В симулационните библиотеки моделът fileса изброени s, които трябва да бъдат включени. Щракнете Напред.
- Изберете fileтрябва да бъдат създадени. Щракнете върху Готово. Избраният files се създават и могат да бъдат достъпни от изхода file папка. След като кодът за инстанциране бъде добавен към file, входът на oscena трябва да бъде направен като проводник и да бъде зададена като логическа стойност „1“, за да се активира осцилаторът.
Използване на вътрешния осцилатор във всички поддържани устройства (с изключение на устройства MAX II и MAX V)
Вътрешният осцилатор има един вход, oscena, и един изход, osc. За да активирате вътрешния осцилатор, използвайте oscena. Когато се активира, на изхода се предоставя часовник с честотата. Ако осцената е на ниско ниво, изходът на вътрешния осцилатор е постоянно нисък.
За да създадете вътрешния осцилатор, следвайте тези стъпки
- В менюто Инструменти на софтуера Intel Quartus Prime щракнете върху IP каталог.
- Под категорията Библиотека разгънете Основни функции и Програмиране на конфигурацията.
- Изберете Internal Oscillator (или Intel FPGA S10 Configuration Clock за устройства Intel Stratix 10) и след като щракнете върху Add, се появява редакторът на IP параметри.
- В диалоговия прозорец New IP Instance:
- Задайте името от най-високо ниво на вашия IP.
- Изберете фамилията устройства.
- Изберете Устройството.
- Натиснете OK.
- За да генерирате HDL, щракнете върху Генериране на HDL.
- Кликнете върху Генериране.
Избраният files се създават и могат да бъдат достъпни от изхода file папка, както е посочено в пътя на изходната директория. След като кодът за инстанциране бъде добавен към file, входът на oscena трябва да бъде направен като проводник и да бъде зададена като логическа стойност „1“, за да се активира осцилаторът.
Внедряване
Можете да реализирате тези дизайни напрampфайлове с устройства MAX II, MAX V и Intel MAX 10, всички от които имат функцията за вътрешен осцилатор. Внедряването включва демонстрация на функцията на вътрешния осцилатор чрез присвояване на изхода на осцилатора към брояч и задвижване на щифтовете I/O (GPIO) с общо предназначение на устройства MAX II, MAX V и Intel MAX 10.
Дизайн Прample 1: Насочване към MDN-82 Demo Board (MAX II устройства)
Дизайн Прample 1 е направен да управлява светодиодите, за да създаде ефект на превъртане, като по този начин демонстрира вътрешния осцилатор с помощта на демонстрационната платка MDN-82.
EPM240G Назначения на щифтове за дизайн Example 1 Използване на MDN-82 Demo Board
| EPM240G Назначения на щифтове | |||
| Сигнал | ПИН | Сигнал | ПИН |
| d2 | Щифт 69 | d3 | Щифт 40 |
| d5 | Щифт 71 | d6 | Щифт 75 |
| d8 | Щифт 73 | d10 | Щифт 73 |
| d11 | Щифт 75 | d12 | Щифт 71 |
| d4_1 | Щифт 85 | d4_2 | Щифт 69 |
| d7_1 | Щифт 87 | d7_2 | Щифт 88 |
| d9_1 | Щифт 89 | d9_2 | Щифт 90 |
| sw9 | Щифт 82 | — | — |
Присвояване на неизползваните щифтове като вход три-посочен в софтуера Intel Quartus Prime.
За да демонстрирате този дизайн на демонстрационната платка MDN-B2, следвайте тези стъпки
- Включете захранването на демонстрационната платка (като използвате плъзгач SW1).
- Изтеглете дизайна на MAX II CPLD чрез JTAG заглавка JP5 на демонстрационната платка и конвенционален кабел за програмиране (Intel FPGA кабел за паралелен порт или Intel FPGA кабел за изтегляне). Задръжте SW4 на демонстрационната платка натиснат преди и по време на началото на процеса на програмиране. След като приключи, изключете захранването и премахнете JTAG конектор.
- Наблюдавайте последователността на превъртащите се светодиоди върху червените светодиоди и двуцветните светодиоди. Натискането на SW9 на демонстрационната платка деактивира вътрешния осцилатор и превъртащите се светодиоди ще замръзнат на текущите си позиции.
Дизайн Прample 2: Насочване към комплект за разработка на устройства MAX V
В Design Examp2, изходната честота на осцилатора се дели на 221 преди тактоване на 2-битов брояч. Изходът на този 2-битов брояч се използва за задвижване на светодиодите, като по този начин демонстрира вътрешния осцилатор на комплекта за разработка на устройства MAX V.
5M570Z Назначения на щифтове за дизайн Example 2 Използване на комплекта за разработка на устройства MAX V
| 5M570Z Назначения на щифтове | |||
| Сигнал | ПИН | Сигнал | ПИН |
| pb0 | M9 | LED[0] | P4 |
| осц | M4 | LED[1] | R1 |
| clk | P2 | — | — |
За да демонстрирате този дизайн на комплекта за разработка MAX V, следвайте тези стъпки
- Включете USB кабела в USB конектора, за да включите устройството.
- Изтеглете дизайна на устройството MAX V чрез вградения кабел за изтегляне на Intel FPGA.
- Наблюдавайте мигащите светодиоди (LED[0] и LED[1]). Натискането на pb0 на демонстрационната платка дезактивира вътрешния осцилатор и мигащите светодиоди ще замръзнат в текущото си състояние.
История на ревизиите на документа за AN 496: Използване на IP ядрото на вътрешния осцилатор
| Дата | Версия | Промени |
| ноември 2017 г | 2017.11.06 |
|
| ноември 2014 г | 2014.11.04 | Актуализирана е честотата за неразделения вътрешен осцилатор и изходния часовник от стойностите на честотата на вътрешния осцилатор за устройства MAX 10 в таблицата Честотен диапазон за поддържани устройства Altera. |
| септември 2014 г | 2014.09.22 | Добавени MAX 10 устройства. |
| януари 2011 г | 2.0 | Актуализиран, за да включва устройства MAX V. |
| декември 2007 г | 1.0 | Първоначално издание. |
ID: 683653
Версия: 2017.11.06
Документи / Ресурси
 |
intel AN 496 Използване на IP ядрото на вътрешния осцилатор [pdfИнструкции AN 496 Използване на IP ядрото на вътрешния осцилатор, AN 496, Използване на IP ядрото на вътрешния осцилатор, IP ядро на вътрешния осцилатор, IP ядро на осцилатор, IP ядро, Ядро |
