intel AN 496 ved hjelp av den interne oscillator IP-kjernen

Bruke den interne oscillator IP-kjernen

De støttede Intel®-enhetene tilbyr en unik intern oscillatorfunksjon. Som vist i design eksampLes beskrevet i dette applikasjonsnotatet er interne oscillatorer et utmerket valg for å implementere design som krever klokkefunksjon, og sparer dermed plass ombord og kostnader forbundet med eksterne klokkekretser.

Relatert informasjon

• Design Eksample for MAX® II
  • Gir MAX® II-designet files for dette søknadsnotatet (AN 496).
• Design Eksample for MAX® V
  • Gir MAX® V-designet files for dette søknadsnotatet (AN 496).
• Design Eksample for Intel MAX® 10
  • Gir Intel MAX® 10-design files for dette søknadsnotatet (AN 496).

Interne oscillatorer

De fleste design krever en klokke for normal drift. Du kan bruke den interne oscillator IP-kjernen for klokkekilde i brukerdesign eller feilsøkingsformål. Med en intern oscillator krever ikke de støttede Intel-enhetene eksterne klokkekretser. For eksample, kan du bruke den interne oscillatoren til å møte klokkekravet til en LCD-kontroller, systemadministrasjonsbuss (SMBus)-kontroller eller en hvilken som helst annen grensesnittprotokoll, eller for å implementere en pulsbreddemodulator. Dette bidrar til å minimere komponentantall, tavleplass og reduserer de totale kostnadene for systemet. Du kan instansiere den interne oscillatoren uten å instansiere brukerflashminnet (UFM) ved å bruke den støttede Intel-enhetens oscillator IP-kjerne i Intel Quartus® Prime-programvaren for MAX® II- og MAX V-enheter. For Intel MAX 10-enheter er oscillatorene atskilt fra UFM. Oscillatorens utgangsfrekvens, osc, er en fjerdedel av den udelte frekvensen til den interne oscillatoren.

Frekvensområde for støttede Intel-enheter

Enheter	Utgangsklokke fra intern oscillator (1) (MHz)
MAX II	3.3 – 5.5
MAX V	3.9 – 5.3
Intel MAX 10	55 – 116 (2), 35 – 77 (3)

1. Utgangsporten for intern oscillator IP-kjerne er osc i MAX II- og MAX V-enheter, og clkout i alle andre støttede enheter.

Enheter	Utgangsklokke fra intern oscillator (1) (MHz)
Cyclone® III (4)	80 (max)
Syklon IV	80 (max)
Syklon V	100 (max)
Intel Cyclone 10 GX	100 (max)
Intel Cyclone 10 LP	80 (max)
Arria® II GX	100 (max)
Arria V	100 (max)
Intel Arria 10	100 (max)
Stratix® V	100 (max)
Intel Stratix 10	170 – 230

1. Utgangsporten for intern oscillator IP-kjerne er osc i MAX II- og MAX V-enheter, og clkout i alle andre støttede enheter.
2. For 10M02, 10M04, 10M08, 10M16 og 10M25.
3. For 10M40 og 10M50.
4. Støttes i Intel Quartus Prime-programvareversjon 13.1 og tidligere.

Intern oscillator som en del av UFM for MAX II- og MAX V-enheter

Den interne oscillatoren er en del av Program Erase Control-blokken, som kontrollerer programmering og sletting av UFM. Dataregisteret inneholder dataene som skal sendes eller hentes fra UFM. Adresseregisteret inneholder adressen som data hentes fra eller adressen som dataene skrives til. Den interne oscillatoren for UFM-blokken er aktivert når ERASE, PROGRAM, og READ-operasjonen utføres.

Pin Beskrivelse for den interne oscillator IP-kjernen

Signal	Beskrivelse
obskøn	Bruk for å aktivere den interne oscillatoren. Inngang høy for å aktivere oscillatoren.
osc/clkout (5)	Utgang fra den interne oscillatoren.

Bruk av den interne oscillatoren i MAX II- og MAX V-enheter

Den interne oscillatoren har en enkelt inngang, oscena, og en enkelt utgang, osc. For å aktivere den interne oscillatoren, bruk oscena. Når den er aktivert, gjøres en klokke med frekvensen tilgjengelig ved utgangen. Hvis oscena er drevet lavt, er utgangen til den interne oscillatoren konstant høy.

Følg disse trinnene for å instansiere den interne oscillatoren

1. Klikk på IP Catalog på Verktøy-menyen til Intel Quartus Prime-programvaren.
2. Under kategorien Bibliotek utvider du grunnleggende funksjoner og I/O.
3. Velg MAX II/MAX V oscillator og etter å ha klikket på Legg til, vises IP Parameter Editor. Du kan nå velge oscillatorens utgangsfrekvens.
4. I Simulation Libraries, modellen files som må inkluderes er oppført. Klikk Neste.
5. Velg fileskal opprettes. Klikk Fullfør. Den valgte files er opprettet og kan nås fra utgangen file mappe. Etter at instansieringskoden er lagt til file, må oscena-inngangen gjøres som en ledning og tilordnes som en logisk verdi på "1" for å aktivere oscillatoren.

Bruk av den interne oscillatoren i alle støttede enheter (unntatt MAX II- og MAX V-enheter)

Den interne oscillatoren har en enkelt inngang, oscena, og en enkelt utgang, osc. For å aktivere den interne oscillatoren, bruk oscena. Når den er aktivert, gjøres en klokke med frekvensen tilgjengelig ved utgangen. Hvis oscena er drevet lavt, er utgangen fra den interne oscillatoren konstant lav.

Følg disse trinnene for å instansiere den interne oscillatoren

1. Klikk på IP Catalog på Verktøy-menyen til Intel Quartus Prime-programvaren.
2. Under kategorien Bibliotek utvider du Grunnleggende funksjoner og konfigurasjonsprogrammering.
3. Velg Intern oscillator (eller Intel FPGA S10 Configuration Clock for Intel Stratix 10-enheter), og etter å ha klikket på Legg til, vises IP Parameter Editor.
4. I dialogboksen Ny IP-instans:
   • Angi toppnivånavnet til IP-en din.
   • Velg enhetsfamilien.
   • Velg enheten.
5. Klikk OK.
6. For å generere HDL, klikk Generer HDL.
7. Klikk på Generer.

Den valgte files er opprettet og kan nås fra utgangen file mappe som spesifisert i utdatakatalogbanen. Etter at instansieringskoden er lagt til file, må oscena-inngangen gjøres som en ledning og tilordnes som en logisk verdi på "1" for å aktivere oscillatoren.

Implementering

Du kan implementere disse designene f.eksamples med MAX II-, MAX V- og Intel MAX 10-enheter, som alle har den interne oscillatorfunksjonen. Implementering innebærer demonstrasjon av den interne oscillatorfunksjonen ved å tilordne oscillatorutgangen til en teller og drive de generelle I/O-pinnene (GPIO) på MAX II-, MAX V- og Intel MAX 10-enheter.

Design Eksampdel 1: Målretting mot et MDN-82-demokort (MAX II-enheter)

Design Eksample 1 er laget for å drive LED-ene for å skape en rulleeffekt, og demonstrerer dermed den interne oscillatoren ved å bruke MDN-82-demokortet.

EPM240G Pin Assignments for Design Example 1 Bruke MDN-82-demokortet

EPM240G Pin Tilordninger
Signal	Pin	Signal	Pin
d2	Pinne 69	d3	Pinne 40
d5	Pinne 71	d6	Pinne 75
d8	Pinne 73	d10	Pinne 73
d11	Pinne 75	d12	Pinne 71
d4_1	Pinne 85	d4_2	Pinne 69
d7_1	Pinne 87	d7_2	Pinne 88
d9_1	Pinne 89	d9_2	Pinne 90
sw9	Pinne 82	—	—

Tilordne de ubrukte pinnene Som inngang tre-angitt i Intel Quartus Prime-programvaren.

Følg disse trinnene for å demonstrere dette designet på MDN-B2-demokortet

1. Slå på strømmen til demokortet (ved hjelp av skyvebryteren SW1).
2. Last ned designet til MAX II CPLD gjennom JTAG header JP5 på demokortet og en konvensjonell programmeringskabel (Intel FPGA Parallel Port Cable eller Intel FPGA Download Cable). Hold SW4 på demokortet nede før og under starten av programmeringsprosessen. Etter at den er fullført, slå av strømmen og fjern JTAG kontakt.
3. Observer den rullende LED-sekvensen på de røde LED-ene og de tofargede LED-ene. Ved å trykke på SW9 på demokortet deaktiverer den interne oscillatoren, og de rullende LED-ene vil fryse ved deres nåværende posisjoner.

Design Eksampdel 2: Målretting mot et MAX V-enhetsutviklingssett

I designeksample 2, blir oscillatorens utgangsfrekvens delt med 221 før en 2-bit teller klokkes. Utgangen fra denne 2-bit telleren brukes til å drive LED-ene, og demonstrerer dermed den interne oscillatoren på MAX V-enhetsutviklingssettet.

5M570Z Pin Assignments for Design Eksample 2 Bruke MAX V Device Development Kit

5M570Z Pin Tilordninger
Signal	Pin	Signal	Pin
pb0	M9	LED[0]	P4
osc	M4	LED[1]	R1
klk	P2	—	—

Følg disse trinnene for å demonstrere dette designet på MAX V-utviklingssettet

1. Plugg inn USB-kabelen i USB-kontakten for å slå på enheten.
2. Last ned designet til MAX V-enheten gjennom den innebygde Intel FPGA-nedlastingskabelen.
3. Vær oppmerksom på de blinkende LED-ene (LED[0] og LED[1]). Ved å trykke pb0 på demokortet deaktiverer den interne oscillatoren og de blinkende lysdiodene vil fryse i gjeldende tilstand.

Dokumentrevisjonshistorikk for AN 496: Bruk av den interne oscillator IP-kjernen

Dato	Versjon	Endringer
november 2017	2017.11.06	Lagt til støtte for følgende enheter: Syklon III Syklon IV Syklon V Intel Cyclone 10 GX Intel Cyclone 10 LP Arria II GX Arria V Intel Arria 10 Stratix V Intel Stratix 10 Endret dokumenttittelen fra Bruke den interne oscillatoren i Altera MAX-serien til Bruke den interne oscillator IP-kjernen å inkludere andre støttede enheter. Rebranded som Intel.
november 2014	2014.11.04	Oppdaterte frekvensen for udelt intern oscillator og utgangsklokke fra interne oscillatorfrekvensverdier for MAX 10 enheter i tabellen Frekvensområde for støttede Altera-enheter.
september 2014	2014.09.22	Lagt til MAX 10 enheter.
januar 2011	2.0	Oppdatert for å inkludere MAX V-enheter.
desember 2007	1.0	Første utgivelse.

ID: 683653
Versjon: 2017.11.06

Dokumenter / Ressurser

intel AN 496 ved hjelp av den interne oscillator IP-kjernen [pdf] Instruksjoner AN 496 ved bruk av den interne oscillator IP-kjerne, AN 496, ved bruk av den interne oscillator-IP-kjernen, intern oscillator-IP-kjerne, oscillator-IP-kjerne, IP-kjerne, kjerne

Referanser

• Brukerhåndbok