Intel AN 496 usando el oscilador interno IP Core

Uso del IP Core del oscilador interno

Los dispositivos Intel® compatibles ofrecen una característica única de oscilador interno. Como se muestra en el diseño exampComo se describe en esta nota de aplicación, los osciladores internos son una excelente opción para implementar diseños que requieren reloj, ahorrando así espacio a bordo y costos asociados con circuitos de reloj externos.

Información relacionada

• Ex diseñoamppara MAX® II
  • Proporciona el diseño MAX® II files para esta nota de aplicación (AN 496).
• Ex diseñoamppara MAX® V
  • Proporciona el diseño MAX® V files para esta nota de aplicación (AN 496).
• Ex diseñoamparchivo para Intel MAX® 10
  • Proporciona el diseño Intel MAX® 10 files para esta nota de aplicación (AN 496).

Osciladores Internos

La mayoría de los diseños requieren un reloj para su funcionamiento normal. Puede utilizar el núcleo IP del oscilador interno como fuente de reloj en el diseño del usuario o con fines de depuración. Con un oscilador interno, los dispositivos Intel compatibles no requieren un circuito de reloj externo. por ejemploampPor ejemplo, puede usar el oscilador interno para cumplir con los requisitos de sincronización de un controlador LCD, un controlador de bus de administración del sistema (SMBus) o cualquier otro protocolo de interfaz, o para implementar un modulador de ancho de pulso. Esto ayuda a minimizar el número de componentes, el espacio de la placa y reduce el costo total del sistema. Puede crear una instancia del oscilador interno sin crear una instancia de la memoria flash del usuario (UFM) mediante el uso del núcleo IP del oscilador de los dispositivos Intel compatibles en el software Intel Quartus® Prime para dispositivos MAX® II y MAX V. Para los dispositivos Intel MAX 10, los osciladores están separados del UFM. La frecuencia de salida del oscilador, osc, es un cuarto de la frecuencia indivisa del oscilador interno.

Rango de frecuencia para dispositivos Intel compatibles

Dispositivos	Reloj de salida del oscilador interno (1) (MHz)
MÁXIMO II	3.3 – 5.5
MÁXIMO V	3.9 – 5.3
Intel MAX 10	55 – 116 (2), 35 – 77 (3)

1. El puerto de salida para el IP core del oscilador interno es osc en los dispositivos MAX II y MAX V, y clkout en todos los demás dispositivos compatibles.

Dispositivos	Reloj de salida del oscilador interno (1) (MHz)
Ciclón® III (4)	80 (max)
Ciclón IV	80 (max)
Ciclón V	100 (max)
Intel Cyclone 10 GX	100 (max)
Intel Cyclone 10 LP	80 (max)
Arria® II GX	100 (max)
Arria V	100 (max)
Intel Arria 10	100 (max)
Stratix®V	100 (max)
Intel Stratix 10	170 – 230

1. El puerto de salida para el IP core del oscilador interno es osc en los dispositivos MAX II y MAX V, y clkout en todos los demás dispositivos compatibles.
2. Para 10M02, 10M04, 10M08, 10M16 y 10M25.
3. Para 10M40 y 10M50.
4. Compatible con la versión 13.1 y anteriores del software Intel Quartus Prime.

Oscilador interno como parte del UFM para dispositivos MAX II y MAX V

El oscilador interno es parte del bloque Program Erase Control, que controla la programación y el borrado del UFM. El registro de datos contiene los datos a enviar o recuperar de la UFM. El registro de direcciones contiene la dirección desde la que se recuperan los datos o la dirección en la que se escriben los datos. El oscilador interno para el bloque UFM se habilita cuando se ejecuta la operación ERASE, PROGRAM y READ.

Descripción de pines para el IP Core del oscilador interno

Señal	Descripción
obsceno	Úselo para habilitar el oscilador interno. Entrada alta para habilitar el oscilador.
osc/cerrar (5)	Salida del oscilador interno.

Uso del oscilador interno en dispositivos MAX II y MAX V

El oscilador interno tiene una sola entrada, oscena, y una sola salida, osc. Para activar el oscilador interno, use oscena. Cuando está activado, un reloj con la frecuencia está disponible en la salida. Si oscena se conduce bajo, la salida del oscilador interno es un nivel alto constante.

Para instanciar el oscilador interno, siga estos pasos

1. En el menú Herramientas del software Intel Quartus Prime, haga clic en Catálogo IP.
2. En la categoría Biblioteca, expanda Funciones básicas y E/S.
3. Seleccione el oscilador MAX II/MAX V y después de hacer clic en Agregar, aparece el Editor de parámetros IP. Ahora puede seleccionar la frecuencia de salida del oscilador.
4. En las bibliotecas de simulación, el modelo files que deben incluirse se enumeran. Haga clic en Siguiente.
5. Seleccione el files para ser creado. Haga clic en Finalizar. El seleccionado filese crean y se puede acceder a ellos desde la salida file carpeta. Después de agregar el código de creación de instancias al file, la entrada de oscena debe hacerse como un cable y asignar como valor lógico de "1" para habilitar el oscilador.

Uso del oscilador interno en todos los dispositivos compatibles (excepto los dispositivos MAX II y MAX V)

El oscilador interno tiene una sola entrada, oscena, y una sola salida, osc. Para activar el oscilador interno, use oscena. Cuando está activado, un reloj con la frecuencia está disponible en la salida. Si oscena se conduce bajo, la salida del oscilador interno es un bajo constante.

Para instanciar el oscilador interno, siga estos pasos

1. En el menú Herramientas del software Intel Quartus Prime, haga clic en Catálogo IP.
2. En la categoría Biblioteca, expanda Funciones básicas y Programación de configuración.
3. Seleccione Oscilador interno (o Reloj de configuración Intel FPGA S10 para dispositivos Intel Stratix 10) y después de hacer clic en Agregar, aparecerá el Editor de parámetros IP.
4. En el cuadro de diálogo Nueva instancia de IP:
   • Establezca el nombre de nivel superior de su IP.
   • Seleccione la familia de dispositivos.
   • Seleccione el dispositivo.
5. Haga clic en Aceptar.
6. Para generar el HDL, haga clic en Generar HDL.
7. Haz clic en Generar.

El seleccionado filese crean y se puede acceder a ellos desde la salida file carpeta como se especifica en la ruta del directorio de salida. Después de agregar el código de creación de instancias al file, la entrada de oscena debe hacerse como un cable y asignar como valor lógico de "1" para habilitar el oscilador.

Implementación

Puede implementar estos diseños examparchivos con dispositivos MAX II, MAX V e Intel MAX 10, todos los cuales tienen la función de oscilador interno. La implementación implica la demostración de la función del oscilador interno al asignar la salida del oscilador a un contador y controlar los pines de E/S de uso general (GPIO) en los dispositivos MAX II, MAX V e Intel MAX 10.

Ex diseñoamparchivo 1: Orientación a una placa de demostración MDN-82 (dispositivos MAX II)

Ex diseñoampEl 1 está hecho para controlar los LED para crear un efecto de desplazamiento, demostrando así el oscilador interno utilizando la placa de demostración MDN-82.

Asignaciones de pines EPM240G para Design Example 1 Uso de la placa de demostración MDN-82

Asignaciones de pines de EPM240G
Señal	Alfiler	Señal	Alfiler
d2	Pasador 69	d3	Pasador 40
d5	Pasador 71	d6	Pasador 75
d8	Pasador 73	d10	Pasador 73
d11	Pasador 75	d12	Pasador 71
d4_1	Pasador 85	d4_2	Pasador 69
d7_1	Pasador 87	d7_2	Pasador 88
d9_1	Pasador 89	d9_2	Pasador 90
SW9	Pasador 82	—	—

Asigne los pines no utilizados como entrada triestablecida en el software Intel Quartus Prime.

Para demostrar este diseño en la placa de demostración MDN-B2, siga estos pasos

1. Encienda la placa de demostración (usando el interruptor deslizante SW1).
2. Descargue el diseño en el MAX II CPLD a través de la JTAG encabezado JP5 en la placa de demostración y un cable de programación convencional (cable de puerto paralelo Intel FPGA o cable de descarga Intel FPGA). Mantenga presionado SW4 en la placa de demostración antes y durante el inicio del proceso de programación. Después de que se complete, apague la alimentación y retire el JTAG Conector.
3. Observe la secuencia de desplazamiento de los LED en los LED rojos y los LED bicolores. Al presionar SW9 en la placa de demostración, se desactiva el oscilador interno y los LED de desplazamiento se congelarán en sus posiciones actuales.

Ex diseñoample 2: Orientación a un kit de desarrollo de dispositivos MAX V

En Diseño Example 2, la frecuencia de salida del oscilador se divide por 221 antes de registrar un contador de 2 bits. La salida de este contador de 2 bits se usa para controlar los LED, demostrando así el oscilador interno en el kit de desarrollo del dispositivo MAX V.

Asignaciones de pines 5M570Z para diseño Example 2 Uso del kit de desarrollo de dispositivos MAX V

Asignaciones de clavijas del 5M570Z
Señal	Alfiler	Señal	Alfiler
pb0	M9	LED[0]	P4
oscilador	M4	LED[1]	R1
Clic	P2	—	—

Para demostrar este diseño en el kit de desarrollo MAX V, siga estos pasos

1. Enchufe el cable USB en el conector USB para encender el dispositivo.
2. Descargue el diseño en el dispositivo MAX V a través del cable de descarga Intel FPGA incorporado.
3. Observe los LED parpadeantes (LED[0] y LED[1]). Al presionar pb0 en la placa de demostración, se desactiva el oscilador interno y los LED parpadeantes se congelarán en su estado actual.

Historial de revisiones de documentos para AN 496: uso del IP Core del oscilador interno

Fecha	Versión	Cambios
Noviembre de 2017	2017.11.06	Se agregó soporte para los siguientes dispositivos: Ciclón III Ciclón IV Ciclón V Intel Cyclone 10 GX Intel Cyclone 10 LP Arria II GX Arria V Intel Arria 10 estratix v Intel Stratix 10 Cambió el título del documento de Uso del oscilador interno en la serie Altera MAX a Uso del IP Core del oscilador interno para incluir otros dispositivos compatibles. Renombrado como Intel.
Noviembre de 2014	2014.11.04	Se actualizó la frecuencia para el oscilador interno no dividido y el reloj de salida de los valores de frecuencia del oscilador interno para dispositivos MAX 10 en la tabla Rango de frecuencia para dispositivos Altera compatibles.
Septiembre de 2014	2014.09.22	Se agregaron MAX 10 dispositivos.
Enero de 2011	2.0	Actualizado para incluir dispositivos MAX V.
Diciembre de 2007	1.0	Lanzamiento inicial.

IDENTIFICACIÓN: 683653
Versión: 2017.11.06

Documentos / Recursos

Intel AN 496 usando el oscilador interno IP Core [pdf] Instrucciones AN 496 Uso del IP Core del oscilador interno, AN 496, Uso del IP Core del oscilador interno, IP Core del oscilador interno, IP Core del oscilador, IP Core, Core

Referencias

• Manual de usuario