intel AN 496 með innri Oscillator IP kjarna

Notkun innri Oscillator IP kjarna

Intel® tækin sem studd eru bjóða upp á einstaka innri sveiflueiginleika. Eins og sést á hönnun frvampLesið er í þessari umsóknarskýrslu, innri sveiflur eru frábært val til að útfæra hönnun sem krefst klukku, og sparar þar með pláss um borð og kostnað sem tengist ytri klukkurásum.

Tengdar upplýsingar

• Hönnun Example fyrir MAX® II
  • Veitir MAX® II hönnunina files fyrir þessa umsókn athugasemd (AN 496).
• Hönnun Example fyrir MAX® V
  • Veitir MAX® V hönnunina files fyrir þessa umsókn athugasemd (AN 496).
• Hönnun Example fyrir Intel MAX® 10
  • Veitir Intel MAX® 10 hönnunina files fyrir þessa umsókn athugasemd (AN 496).

Innri oscillators

Flestar hönnun krefjast klukku fyrir venjulega notkun. Þú getur notað innri oscillator IP kjarnann fyrir klukkugjafa í notendahönnun eða kembiforrit. Með innri sveiflu þurfa studdu Intel tækin ekki ytri klukkurásir. Til dæmisampÞú getur notað innri sveifluna til að uppfylla klukkukröfur LCD-stýringar, kerfisstjórnunarrútu (SMBus) stjórnanda, eða hvers kyns samskiptasamskiptareglur, eða til að útfæra púlsbreiddarstýri. Þetta hjálpar til við að lágmarka fjölda íhluta, borðpláss og lækkar heildarkostnað kerfisins. Þú getur framkallað innri sveifluhringinn án þess að tengja notendaflassminni (UFM) með því að nota IP-kjarna studdra Intel tækja oscillator í Intel Quartus® Prime hugbúnaðinum fyrir MAX® II og MAX V tæki. Fyrir Intel MAX 10 tæki eru sveiflur aðskildir frá UFM. Úttakstíðni oscillatorsins, osc, er fjórðungur af óskipta tíðni innri sveiflunnar.

Tíðnisvið fyrir studd Intel tæki

Tæki	Úttaksklukka frá Internal Oscillator (1) (MHz)
MAXII	3.3 – 5.5
MAX V	3.9 – 5.3
Intel MAX 10	55 – 116 (2), 35 – 77 (3)

1. Úttakstengi fyrir innri oscillator IP kjarna er osc í MAX II og MAX V tækjum og clkout í öllum öðrum studdum tækjum.

Tæki	Úttaksklukka frá Internal Oscillator (1) (MHz)
Cyclone® III (4)	80 (hámark)
Syklon IV	80 (hámark)
Hvirfilbylur V	100 (hámark)
Intel Cyclone 10 GX	100 (hámark)
Intel Cyclone 10 LP	80 (hámark)
Arria® II GX	100 (hámark)
Arria V	100 (hámark)
Intel Arria 10	100 (hámark)
Stratix® V	100 (hámark)
Intel Stratix 10	170 – 230

1. Úttakstengi fyrir innri oscillator IP kjarna er osc í MAX II og MAX V tækjum og clkout í öllum öðrum studdum tækjum.
2. Fyrir 10M02, 10M04, 10M08, 10M16 og 10M25.
3. Fyrir 10M40 og 10M50.
4. Styður í Intel Quartus Prime hugbúnaðarútgáfu 13.1 og eldri.

Innri oscillator sem hluti af UFM fyrir MAX II og MAX V tæki

Innri oscillator er hluti af Program Erase Control blokkinni, sem stjórnar forritun og eyðingu UFM. Gagnaskráin geymir gögnin sem á að senda eða sækja frá UFM. Heimilisfangaskráin geymir heimilisfangið sem gögn eru sótt í eða heimilisfangið sem gögnin eru skrifuð á. Innri oscillator fyrir UFM blokkina er virkjuð þegar EYÐA, PROGRAM, og READ aðgerðin er framkvæmd.

Pinnalýsing fyrir IP-kjarna innri Oscillator

Merki	Lýsing
ruddalegur	Notaðu til að virkja innri oscillator. Hátt inntak til að virkja sveifluna.
osc/clkout (5)	Úttak innri oscillator.

Notkun innri oscillator í MAX II og MAX V tækjum

Innri oscillator hefur eitt inntak, oscena, og einn output, osc. Til að virkja innri oscillator, notaðu oscena. Þegar það er virkjað er klukka með tíðninni aðgengileg við úttakið. Ef oscena er keyrt lágt er framleiðsla innri sveiflunnar stöðugt há.

Fylgdu þessum skrefum til að koma innri sveiflunum í gang

1. Í Tools valmyndinni í Intel Quartus Prime hugbúnaðinum, smelltu á IP Catalog.
2. Undir flokknum Bókasafn skaltu stækka grunnaðgerðir og inn/út.
3. Veldu MAX II/MAX V oscillator og eftir að smellt er á Bæta við birtist IP Parameter Editor. Þú getur nú valið útgangstíðni oscillator.
4. Í Simulation Libraries, líkanið files sem verða að vera með eru skráð. Smelltu á Next.
5. Veldu files að verða til. Smelltu á Ljúka. Hinir útvöldu files eru búnar til og hægt er að nálgast þær frá úttakinu file möppu. Eftir að stofnkóðanum er bætt við file, Oscena-inntakið verður að vera gert sem vír og úthlutað sem rökgildi „1“ til að virkja sveifluna.

Notkun innri oscillator í öllum studdum tækjum (nema MAX II og MAX V tæki)

Innri oscillator hefur eitt inntak, oscena, og einn output, osc. Til að virkja innri oscillator, notaðu oscena. Þegar það er virkjað er klukka með tíðninni aðgengileg við úttakið. Ef oscena er keyrt lágt er framleiðsla innri sveiflunnar stöðugt lág.

Fylgdu þessum skrefum til að koma innri sveiflunum í gang

1. Í Tools valmyndinni í Intel Quartus Prime hugbúnaðinum, smelltu á IP Catalog.
2. Undir flokknum Bókasafn skaltu stækka grunnaðgerðir og stillingarforritun.
3. Veldu Internal Oscillator (eða Intel FPGA S10 Configuration Clock fyrir Intel Stratix 10 tæki) og eftir að smellt er á Bæta við birtist IP Parameter Editor.
4. Í New IP Instance valmyndinni:
   • Stilltu efsta nafn IP-tölunnar þinnar.
   • Veldu tækjafjölskylduna.
   • Veldu tækið.
5. Smelltu á OK.
6. Til að búa til HDL, smelltu á Búa til HDL.
7. Smelltu á Búa til.

Hinir útvöldu files eru búnar til og hægt er að nálgast þær frá úttakinu file möppu eins og tilgreint er í úttaksskráarslóðinni. Eftir að stofnkóðanum er bætt við file, Oscena-inntakið verður að vera gert sem vír og úthlutað sem rökgildi „1“ til að virkja sveifluna.

Framkvæmd

Þú getur innleitt þessa hönnun tdamples með MAX II, MAX V og Intel MAX 10 tækjum, sem öll eru með innri sveiflueiginleika. Framkvæmd felur í sér sýnikennslu á innri sveifluvirkni með því að úthluta sveifluúttakinu á teljara og keyra almenna I/O (GPIO) pinna á MAX II, MAX V og Intel MAX 10 tækjum.

Hönnun Examplið 1: Miða á MDN-82 kynningarborð (MAX II tæki)

Hönnun Example 1 er gert til að knýja LED til að búa til flettiáhrif og sýna þannig innri sveifluna með því að nota MDN-82 kynningarborðið.

EPM240G Pinnaverkefni fyrir hönnun Example 1 Notkun MDN-82 kynningarborðsins

EPM240G pinnaúthlutun
Merki	Pinna	Merki	Pinna
d2	Pinna 69	d3	Pinna 40
d5	Pinna 71	d6	Pinna 75
d8	Pinna 73	d10	Pinna 73
d11	Pinna 75	d12	Pinna 71
d4_1	Pinna 85	d4_2	Pinna 69
d7_1	Pinna 87	d7_2	Pinna 88
d9_1	Pinna 89	d9_2	Pinna 90
sw9	Pinna 82	—	—

Úthlutaðu ónotuðu pinnunum sem inntak þrítilgreint í Intel Quartus Prime hugbúnaðinum.

Til að sýna þessa hönnun á MDN-B2 kynningarborðinu skaltu fylgja þessum skrefum

1. Kveiktu á straumnum á kynningarborðinu (með því að nota rennibrautarrofa SW1).
2. Sæktu hönnunina á MAX II CPLD í gegnum JTAG haus JP5 á kynningarborðinu og hefðbundinni forritunarsnúru (Intel FPGA Parallel Port Cable eða Intel FPGA Download Cable). Haltu SW4 inni á kynningarborðinu fyrir og meðan á forritunarferlinu stendur. Eftir að því er lokið skaltu slökkva á rafmagninu og fjarlægja JTAG tengi.
3. Fylgstu með flettu LED röðinni á rauðu LED og tvílita LED. Með því að ýta á SW9 á kynningarborðinu slökkva á innri sveiflunum og fletjandi ljósdídurnar frjósa í núverandi stöðu.

Hönnun Examplið 2: Miða á MAX V tækjaþróunarsett

Í hönnun ExampLe 2, útgangstíðni sveiflunnar er deilt með 221 áður en klukkað er 2-bita teljara. Úttak þessa 2-bita teljara er notað til að knýja ljósdíóða og sýnir þannig innri sveiflubúnaðinn á MAX V tækjaþróunarbúnaðinum.

5M570Z Pinnaverkefni fyrir hönnun Example 2 Notkun MAX V tækjaþróunarsettsins

5M570Z Pinnaúthlutun
Merki	Pinna	Merki	Pinna
pb0	M9	LED[0]	P4
osc	M4	LED[1]	R1
klk	P2	—	—

Til að sýna þessa hönnun á MAX V þróunarsettinu skaltu fylgja þessum skrefum

1. Tengdu USB snúruna í USB tengið til að kveikja á tækinu.
2. Sæktu hönnunina á MAX V tækið í gegnum innbyggða Intel FPGA niðurhalssnúru.
3. Fylgstu með blikkandi ljósdíóðum (LED[0] og LED[1]). Með því að ýta á pb0 á kynningarborðinu slökknar á innri sveiflunum og blikkandi ljósdíóðir munu frjósa við núverandi stöðu.

Endurskoðunarsaga skjala fyrir AN 496: Notkun innri Oscillator IP kjarna

Dagsetning	Útgáfa	Breytingar
nóvember 2017	2017.11.06	Bætti við stuðningi fyrir eftirfarandi tæki: Syklon III Syklon IV Hvirfilbylur V Intel Cyclone 10 GX Intel Cyclone 10 LP Arria II GX Arria V Intel Arria 10 Stratix V Intel Stratix 10 Breytti heiti skjalsins úr Notkun innri oscillator í Altera MAX Series til Notkun innri Oscillator IP kjarna að innihalda önnur studd tæki. Endurmerkt sem Intel.
nóvember 2014	2014.11.04	Uppfærði tíðni fyrir óskipta innri sveiflu og úttaksklukku frá innri sveiflutíðnigildum fyrir MAX 10 tæki í töflunni Tíðnisvið fyrir studd Altera tæki.
september 2014	2014.09.22	MAX 10 tæki bætt við.
janúar 2011	2.0	Uppfært til að innihalda MAX V tæki.
desember 2007	1.0	Upphafleg útgáfa.

auðkenni: 683653
Útgáfa: 2017.11.06

Skjöl / auðlindir

intel AN 496 með innri Oscillator IP kjarna [pdfLeiðbeiningar AN 496 Notkun innri Oscillator IP kjarna, AN 496, Notkun innri Oscillator IP kjarna, Innri Oscillator IP kjarna, Oscillator IP kjarna, IP kjarna, kjarna

Heimildir

• Notendahandbók