Intel AN 496 с использованием IP-ядра внутреннего генератора
Использование IP-ядра внутреннего генератора
Поддерживаемые устройства Intel® предлагают уникальную функцию внутреннего генератора. Как показано в дизайне exampКак описано в этом примечании по применению, внутренние генераторы являются отличным выбором для реализации проектов, требующих тактирования, тем самым экономя место на плате и затраты, связанные с внешней схемой тактирования.
Сопутствующая информация
- Дизайн Exampле для MAX® II
- Обеспечивает дизайн MAX® II files для этого указания по применению (AN 496).
- Дизайн Exampле для MAX® V
- Обеспечивает дизайн MAX® V files для этого указания по применению (AN 496).
- Дизайн Exampфайл для Intel MAX® 10
- Обеспечивает дизайн Intel MAX® 10 files для этого указания по применению (AN 496).
Внутренние генераторы
Большинству конструкций требуются часы для нормальной работы. Вы можете использовать IP-ядро внутреннего генератора в качестве источника тактового сигнала при проектировании пользователя или в целях отладки. Поддерживаемые устройства Intel с внутренним генератором не требуют внешней схемы синхронизации. Для бывшегоampНапример, вы можете использовать внутренний осциллятор для удовлетворения требований к тактированию контроллера ЖК-дисплея, контроллера шины управления системой (SMBus) или любого другого протокола интерфейса или для реализации широтно-импульсного модулятора. Это помогает свести к минимуму количество компонентов, пространство на плате и снизить общую стоимость системы. Вы можете создать экземпляр внутреннего генератора без создания пользовательской флэш-памяти (UFM), используя IP-ядро генератора поддерживаемых устройств Intel в программном обеспечении Intel Quartus® Prime для устройств MAX® II и MAX V. Для устройств Intel MAX 10 генераторы отделены от UFM. Выходная частота генератора, osc, составляет одну четвертую от неделимой частоты внутреннего генератора.
Диапазон частот для поддерживаемых устройств Intel
| Устройства | Выходные часы внутреннего генератора (1) (МГц) |
| МАКС II | 3.3 – 5.5 |
| МАКС В | 3.9 – 5.3 |
| Интел МАКС 10 | 55 – 116 (2), 35 – 77 (3) |
- Выходным портом для IP-ядра внутреннего генератора является osc в устройствах MAX II и MAX V и clkout во всех других поддерживаемых устройствах.
| Устройства | Выходные часы внутреннего генератора (1) (МГц) |
| Циклон® III (4) | 80 (макс.) |
| Циклон IV | 80 (макс.) |
| Циклон V | 100 (макс.) |
| Intel Cyclone 10 GX | 100 (макс.) |
| Intel Циклон 10 ЛП | 80 (макс.) |
| Аррия® II GX | 100 (макс.) |
| Аррия В | 100 (макс.) |
| Интел Аррия 10 | 100 (макс.) |
| Стратикс® В | 100 (макс.) |
| Интел Стратикс 10 | 170 – 230 |
- Выходным портом для IP-ядра внутреннего генератора является osc в устройствах MAX II и MAX V и clkout во всех других поддерживаемых устройствах.
- Для 10M02, 10M04, 10M08, 10M16 и 10M25.
- Для 10М40 и 10М50.
- Поддерживается в программном обеспечении Intel Quartus Prime версии 13.1 и более ранних.
Внутренний осциллятор как часть UFM для устройств MAX II и MAX V
Внутренний генератор является частью блока управления стиранием программы, который управляет программированием и стиранием UFM. Регистр данных содержит данные, которые должны быть отправлены или извлечены из UFM. Регистр адреса содержит адрес, с которого извлекаются данные, или адрес, по которому данные записываются. Внутренний генератор для блока UFM включается, когда выполняются операции ERASE, PROGRAM и READ.
Описание контактов IP-ядра внутреннего генератора
| Сигнал | Описание |
| непристойный | Используйте для включения внутреннего генератора. Введите высокий уровень, чтобы включить генератор. |
| osc/clkout (5) | Выход внутреннего генератора. |
Использование внутреннего генератора в устройствах MAX II и MAX V
Внутренний генератор имеет один вход, oscena, и один выход, osc. Чтобы активировать внутренний генератор, используйте oscena. При активации часы с частотой становятся доступными на выходе. Если oscena находится на низком уровне, на выходе внутреннего генератора постоянно высокий уровень.
Чтобы создать экземпляр внутреннего генератора, выполните следующие действия.
- В меню «Инструменты» программного обеспечения Intel Quartus Prime щелкните «Каталог IP».
- В категории «Библиотека» разверните «Основные функции и ввод-вывод».
- Выберите генератор MAX II/MAX V, и после нажатия кнопки «Добавить» появится редактор параметров IP. Теперь вы можете выбрать выходную частоту генератора.
- В библиотеках моделирования модель files, которые должны быть включены, перечислены. Нажмите "Далее.
- Выберите files, которые необходимо создать. Нажмите Готово. Выбранный files создаются и могут быть доступны из вывода file папка. После того, как код создания экземпляра добавлен в file, вход oscena должен быть выполнен в виде провода и ему должно быть присвоено логическое значение «1», чтобы включить генератор.
Использование внутреннего генератора во всех поддерживаемых устройствах (кроме устройств MAX II и MAX V)
Внутренний генератор имеет один вход, oscena, и один выход, osc. Чтобы активировать внутренний генератор, используйте oscena. При активации часы с частотой становятся доступными на выходе. Если oscena находится на низком уровне, на выходе внутреннего генератора будет постоянный низкий уровень.
Чтобы создать экземпляр внутреннего генератора, выполните следующие действия.
- В меню «Инструменты» программного обеспечения Intel Quartus Prime щелкните «Каталог IP».
- В категории «Библиотека» разверните «Основные функции и программирование конфигурации».
- Выберите Internal Oscillator (или Intel FPGA S10 Configuration Clock для устройств Intel Stratix 10), и после нажатия кнопки «Добавить» появится редактор IP-параметров.
- В диалоговом окне «Новый IP-экземпляр»:
- Установите имя верхнего уровня вашего IP.
- Выберите семейство устройств.
- Выберите Устройство.
- Нажмите ОК.
- Чтобы сгенерировать HDL, нажмите Generate HDL.
- Нажмите Создать.
Выбранный files создаются и могут быть доступны из вывода file папку, указанную в пути выходного каталога. После того, как код создания экземпляра добавлен в file, вход oscena должен быть выполнен в виде провода и ему должно быть присвоено логическое значение «1», чтобы включить генератор.
Выполнение
Вы можете реализовать этот дизайн exampфайлы с устройствами MAX II, MAX V и Intel MAX 10, все из которых имеют функцию внутреннего генератора. Реализация включает демонстрацию функции внутреннего генератора путем назначения выходного сигнала генератора счетчику и управления контактами ввода-вывода общего назначения (GPIO) на устройствах MAX II, MAX V и Intel MAX 10.
Дизайн Example 1: Нацеливание на демонстрационную плату MDN-82 (устройства MAX II)
Дизайн Example 1 предназначен для управления светодиодами для создания эффекта прокрутки, тем самым демонстрируя работу внутреннего генератора с помощью демонстрационной платы MDN-82.
Назначение контактов EPM240G для конструкции Example 1 Использование демонстрационной платы MDN-82
| Назначение контактов EPM240G | |||
| Сигнал | Приколоть | Сигнал | Приколоть |
| d2 | Контакт 69 | d3 | Контакт 40 |
| d5 | Контакт 71 | d6 | Контакт 75 |
| d8 | Контакт 73 | д10 | Контакт 73 |
| д11 | Контакт 75 | д12 | Контакт 71 |
| д4_1 | Контакт 85 | д4_2 | Контакт 69 |
| д7_1 | Контакт 87 | д7_2 | Контакт 88 |
| д9_1 | Контакт 89 | д9_2 | Контакт 90 |
| sw9 | Контакт 82 | — | — |
Назначьте неиспользуемые контакты как ввод с тремя состояниями в программном обеспечении Intel Quartus Prime.
Чтобы продемонстрировать этот дизайн на демонстрационной плате MDN-B2, выполните следующие действия.
- Включите питание демонстрационной платы (с помощью ползункового переключателя SW1).
- Загрузите дизайн на MAX II CPLD через JTAG разъем JP5 на демонстрационной плате и обычный кабель для программирования (кабель параллельного порта Intel FPGA или кабель загрузки Intel FPGA). Держите SW4 на демонстрационной плате нажатым до и во время начала процесса программирования. После его завершения выключите питание и извлеките JTAG разъем.
- Наблюдайте за последовательностью прокрутки светодиодов на красных светодиодах и двухцветных светодиодах. Нажатие SW9 на демонстрационной плате отключает внутренний генератор, а прокручивающиеся светодиоды останавливаются на своих текущих позициях.
Дизайн ExampШаг 2. Ориентация на комплект для разработки устройств MAX V
В дизайне Example 2, выходная частота генератора делится на 221 перед тактированием 2-битного счетчика. Выход этого 2-битного счетчика используется для управления светодиодами, тем самым демонстрируя внутренний генератор в наборе для разработки устройств MAX V.
Назначение контактов 5M570Z для конструкции Example 2 Использование комплекта разработки устройств MAX V
| Назначение контактов 5M570Z | |||
| Сигнал | Приколоть | Сигнал | Приколоть |
| пб0 | M9 | Светодиод[0] | P4 |
| оск | M4 | Светодиод[1] | R1 |
| цлк | P2 | — | — |
Чтобы продемонстрировать эту конструкцию в комплекте для разработки MAX V, выполните следующие действия.
- Вставьте USB-кабель в USB-разъем, чтобы включить устройство.
- Загрузите проект на устройство MAX V с помощью встроенного кабеля загрузки Intel FPGA.
- Обратите внимание на мигающие светодиоды (LED[0] и LED[1]). Нажатие pb0 на демонстрационной плате отключает внутренний генератор, и мигающие светодиоды останавливаются в своем текущем состоянии.
История изменений документа для AN 496: использование IP-ядра внутреннего генератора
| Дата | Версия | Изменения |
| Ноябрь 2017 г. | 2017.11.06 |
|
| Ноябрь 2014 г. | 2014.11.04 | Обновлена частота для неразделенного внутреннего генератора и выходного тактового сигнала из значений частоты внутреннего генератора для устройств MAX 10 в таблице «Диапазон частот для поддерживаемых устройств Altera». |
| Сентябрь 2014 г. | 2014.09.22 | Добавлено МАКС. 10 устройств. |
| Январь 2011 г. | 2.0 | Обновлено для включения устройств MAX V. |
| Декабрь 2007 г. | 1.0 | Первоначальный выпуск. |
ИДЕНТИФИКАТОР: 683653
Версия: 2017.11.06
Документы/Ресурсы
 |
Intel AN 496 с использованием IP-ядра внутреннего генератора [pdf] Инструкции AN 496 с использованием IP-ядра внутреннего генератора, AN 496, с использованием IP-ядра внутреннего генератора, IP-ядра внутреннего генератора, IP-ядра осциллятора, IP-ядра, Core |
