intel AN 496 Menggunakan Inti IP Osilator Internal
Menggunakan Inti IP Osilator Internal
Perangkat Intel® yang didukung menawarkan fitur osilator internal yang unik. Seperti yang ditunjukkan pada desain example yang dijelaskan dalam catatan aplikasi ini, osilator internal membuat pilihan yang sangat baik untuk mengimplementasikan desain yang memerlukan clocking, sehingga menghemat ruang on-board dan biaya yang terkait dengan sirkuit clocking eksternal.
Informasi Terkait
- Desain Example untuk MAX® II
- Menyediakan desain MAX® II files untuk catatan aplikasi ini (AN 496).
- Desain Example untuk MAX® V
- Menyediakan desain MAX® V files untuk catatan aplikasi ini (AN 496).
- Desain Example untuk Intel MAX® 10
- Menyediakan desain Intel MAX® 10 files untuk catatan aplikasi ini (AN 496).
Osilator Internal
Sebagian besar desain membutuhkan jam untuk operasi normal. Anda dapat menggunakan inti IP osilator internal untuk sumber jam dalam desain pengguna atau tujuan debug. Dengan osilator internal, perangkat Intel yang didukung tidak memerlukan sirkuit clocking eksternal. Untuk mantanample, Anda dapat menggunakan osilator internal untuk memenuhi kebutuhan clocking pengontrol LCD, pengontrol bus manajemen sistem (SMBus), atau protokol antarmuka lainnya, atau untuk mengimplementasikan modulator lebar pulsa. Ini membantu meminimalkan jumlah komponen, ruang papan, dan mengurangi total biaya sistem. Anda dapat membuat contoh osilator internal tanpa membuat contoh memori flash pengguna (UFM) dengan menggunakan inti IP osilator perangkat Intel yang didukung dalam perangkat lunak Intel Quartus® Prime untuk perangkat MAX® II dan MAX V. Untuk perangkat Intel MAX 10, osilator terpisah dari UFM. Frekuensi keluaran osilator, osc, adalah seperempat dari frekuensi tak terbagi dari osilator internal.
Rentang Frekuensi untuk Perangkat Intel yang Didukung
| Perangkat | Keluaran Jam dari Osilator Internal (1) (MHz) |
| MAKSIMAL II | 3.3 – 5.5 |
| MAKS V | 3.9 – 5.3 |
| Intelmaks 10 | 55 – 116 (2), 35 – 77 (3) |
- Port output untuk inti IP osilator internal adalah osc di perangkat MAX II dan MAX V, dan clkout di semua perangkat lain yang didukung.
| Perangkat | Keluaran Jam dari Osilator Internal (1) (MHz) |
| Topan® III (4) | 80 (maks) |
| Topan IV | 80 (maks) |
| Topan V | 100 (maks) |
| Intel Cyclone 10 GX | 100 (maks) |
| Intel Cyclone 10 LP | 80 (maks) |
| Arria® II GX | 100 (maks) |
| Arya V | 100 (maks) |
| Intel Arria 10 | 100 (maks) |
| Stratix® V | 100 (maks) |
| Intel Stratix 10 | 170 – 230 |
- Port output untuk inti IP osilator internal adalah osc di perangkat MAX II dan MAX V, dan clkout di semua perangkat lain yang didukung.
- Untuk 10M02, 10M04, 10M08, 10M16, dan 10M25.
- Untuk 10M40 dan 10M50.
- Didukung dalam perangkat lunak Intel Quartus Prime versi 13.1 dan sebelumnya.
Osilator Internal sebagai Bagian dari UFM untuk Perangkat MAX II dan MAX V
Osilator internal adalah bagian dari blok Kontrol Penghapusan Program, yang mengontrol pemrograman dan penghapusan UFM. Register data menyimpan data yang akan dikirim atau diambil dari UFM. Register alamat memegang alamat dari mana data diambil atau alamat dimana data ditulis. Osilator internal untuk blok UFM diaktifkan ketika operasi ERASE, PROGRAM, dan READ dijalankan.
Deskripsi Pin untuk Inti IP Osilator Internal
| Sinyal | Keterangan |
| cabul | Gunakan untuk mengaktifkan osilator internal. Input tinggi untuk mengaktifkan osilator. |
| osc/clkout (5) | Output dari osilator internal. |
Menggunakan Osilator Internal di Perangkat MAX II dan MAX V
Osilator internal memiliki input tunggal, oscena, dan output tunggal, osc. Untuk mengaktifkan osilator internal, gunakan oscena. Saat diaktifkan, jam dengan frekuensi tersedia di output. Jika oscena didorong rendah, output dari osilator internal adalah konstan tinggi.
Untuk membuat instance osilator internal, ikuti langkah-langkah berikut
- Pada menu Alat perangkat lunak Intel Quartus Prime, klik Katalog IP.
- Di bawah kategori Perpustakaan, perluas Fungsi Dasar dan I/O.
- Pilih osilator MAX II/MAX V dan setelah mengklik Tambah, Editor Parameter IP akan muncul. Anda sekarang dapat memilih frekuensi keluaran osilator.
- Di Perpustakaan Simulasi, model files yang harus disertakan terdaftar. Klik Berikutnya.
- Pilih fileakan dibuat. Klik Selesai. Yang terpilih files dibuat dan dapat diakses dari output file map. Setelah kode instantiation ditambahkan ke file, input oscena harus dibuat sebagai kabel dan ditetapkan sebagai nilai logika “1” untuk mengaktifkan osilator.
Menggunakan Osilator Internal di Semua Perangkat yang Didukung (kecuali perangkat MAX II dan MAX V)
Osilator internal memiliki input tunggal, oscena, dan output tunggal, osc. Untuk mengaktifkan osilator internal, gunakan oscena. Saat diaktifkan, jam dengan frekuensi tersedia di output. Jika oscena didorong rendah, output dari osilator internal adalah konstan rendah.
Untuk membuat instance osilator internal, ikuti langkah-langkah berikut
- Pada menu Alat perangkat lunak Intel Quartus Prime, klik Katalog IP.
- Di bawah kategori Pustaka, perluas Fungsi Dasar dan Pemrograman Konfigurasi.
- Pilih Osilator Internal (atau Jam Konfigurasi Intel FPGA S10 untuk perangkat Intel Stratix 10) dan setelah mengklik Tambah, Editor Parameter IP akan muncul.
- Di kotak dialog Instans IP Baru:
- Tetapkan nama tingkat atas IP Anda.
- Pilih keluarga Perangkat.
- Pilih Perangkat.
- Klik OK.
- Untuk menghasilkan HDL, klik Hasilkan HDL.
- Klik Hasilkan.
Yang dipilih files dibuat dan dapat diakses dari output file folder seperti yang ditentukan di jalur direktori keluaran. Setelah kode instantiation ditambahkan ke file, input oscena harus dibuat sebagai kabel dan ditetapkan sebagai nilai logika “1” untuk mengaktifkan osilator.
Pelaksanaan
Anda dapat menerapkan contoh desain iniampfile dengan perangkat MAX II, MAX V, dan Intel MAX 10, semuanya memiliki fitur osilator internal. Implementasi melibatkan demonstrasi fungsi osilator internal dengan menetapkan output osilator ke penghitung dan menggerakkan pin I/O (GPIO) tujuan umum pada perangkat MAX II, MAX V, dan Intel MAX 10.
Desain Example 1: Menargetkan Papan Demo MDN-82 (Perangkat MAX II)
Desain Example 1 dibuat untuk menggerakkan LED untuk membuat efek bergulir, sehingga mendemonstrasikan osilator internal menggunakan papan demo MDN-82.
Penetapan Pin EPM240G untuk Desain Example 1 Menggunakan Papan Demo MDN-82
| Penetapan Pin EPM240G | |||
| Sinyal | Pin | Sinyal | Pin |
| d2 | pin 69 | d3 | pin 40 |
| d5 | pin 71 | d6 | pin 75 |
| d8 | pin 73 | d10 | pin 73 |
| d11 | pin 75 | d12 | pin 71 |
| d4_1 | pin 85 | d4_2 | pin 69 |
| d7_1 | pin 87 | d7_2 | pin 88 |
| d9_1 | pin 89 | d9_2 | pin 90 |
| sw9 | pin 82 | — | — |
Tetapkan pin yang tidak terpakai Sebagai input tri-stated dalam perangkat lunak Intel Quartus Prime.
Untuk mendemonstrasikan desain ini pada papan demo MDN-B2, ikuti langkah-langkah berikut
- Nyalakan daya ke papan demo (menggunakan sakelar geser SW1).
- Unduh desain ke MAX II CPLD melalui JTAG header JP5 pada papan demo dan kabel pemrograman konvensional (Intel FPGA Parallel Port Cable atau Intel FPGA Download Cable). Tetap tekan SW4 di papan demo sebelum dan selama awal proses pemrograman. Setelah selesai, matikan power dan cabut JTAG konektor.
- Amati urutan LED bergulir pada LED merah dan LED dua warna. Menekan SW9 pada papan demo menonaktifkan osilator internal dan LED bergulir akan berhenti pada posisinya saat ini.
Desain Example 2: Menargetkan Kit Pengembangan Perangkat MAX V
Dalam Desain Kelample 2, frekuensi output osilator dibagi dengan 221 sebelum mencatat pencacah 2-bit. Keluaran dari penghitung 2-bit ini digunakan untuk menggerakkan LED, sehingga menunjukkan osilator internal pada kit pengembangan perangkat MAX V.
Penugasan Pin 5M570Z untuk Desain Example 2 Menggunakan Kit Pengembangan Perangkat MAX V
| Penetapan Pin 5M570Z | |||
| Sinyal | Pin | Sinyal | Pin |
| hal.0 | M9 | LED[0] | P4 |
| bahasa inggris | M4 | LED[1] | R1 |
| klik | P2 | — | — |
Untuk mendemonstrasikan desain ini pada kit pengembangan MAX V, ikuti langkah-langkah berikut
- Colokkan kabel USB ke Konektor USB untuk menyalakan perangkat.
- Unduh desain ke perangkat MAX V melalui Kabel Unduhan Intel FPGA tertanam.
- Amati LED yang berkedip (LED[0] dan LED[1]). Menekan pb0 pada papan demo menonaktifkan osilator internal dan LED yang berkedip akan membeku pada kondisi saat ini.
Riwayat Revisi Dokumen untuk AN 496: Menggunakan Inti IP Osilator Internal
| Tanggal | Versi | Perubahan |
| November 2017 | 2017.11.06 |
|
| November 2014 | 2014.11.04 | Memperbarui frekuensi untuk osilator internal tak terbagi dan jam keluaran dari nilai frekuensi osilator internal untuk perangkat MAX 10 di tabel Rentang Frekuensi untuk Perangkat Altera yang Didukung. |
| September 2014 | 2014.09.22 | Menambahkan MAX 10 perangkat. |
| Januari 2011 | 2.0 | Diperbarui untuk menyertakan perangkat MAX V. |
| Desember 2007 | 1.0 | Rilis awal. |
PENGENAL: 683653
Versi: 2017.11.06
Dokumen / Sumber Daya
 |
intel AN 496 Menggunakan Inti IP Osilator Internal [Bahasa Indonesia:] Instruksi AN 496 Menggunakan Inti IP Osilator Internal, AN 496, Menggunakan Inti IP Osilator Internal, Inti IP Osilator Internal, Inti IP Osilator, Inti IP, Inti |
