intel AN 496 sisemise ostsillaatori IP-tuuma kasutamine

Sisemise ostsillaatori IP-tuuma kasutamine

Toetatud Intel®-seadmed pakuvad ainulaadset sisemise ostsillaatori funktsiooni. Nagu on näidatud kujunduses, ntampNagu käesolevas rakendusemärkuses kirjeldatud, on siseostsillaatorid suurepärane valik selliste konstruktsioonide rakendamiseks, mis nõuavad taktisagedust, säästes seeläbi ruumi pardal ja välise kellalülitusega seotud kulusid.

Seotud teave

• Disain ntample MAX® II jaoks
  • Pakub MAX® II disaini files selle rakenduse märkuse jaoks (AN 496).
• Disain ntample MAX® V jaoks
  • Pakub MAX® V disaini files selle rakenduse märkuse jaoks (AN 496).
• Disain ntample Intel MAX® 10 jaoks
  • Pakub Intel MAX® 10 disaini files selle rakenduse märkuse jaoks (AN 496).

Sisemised ostsillaatorid

Enamiku disainilahenduste jaoks on normaalseks tööks vaja kella. Sisemist ostsillaatori IP-tuuma saate kasutada kellaallikana kasutaja kujundamisel või silumisel. Sisemise ostsillaatoriga ei vaja toetatud Inteli seadmed välist kellalülitust. Näiteksample, saate kasutada sisemist ostsillaatorit LCD-kontrolleri, süsteemihaldussiini (SMBus) kontrolleri või mis tahes muu liideseprotokolli taktsageduse nõuete täitmiseks või impulsi laiuse modulaatori rakendamiseks. See aitab minimeerida komponentide arvu, pardal ruumi ja vähendab süsteemi kogumaksumust. Saate luua sisemise ostsillaatori ilma kasutaja välkmälu (UFM) käivitamata, kasutades toetatud Inteli seadmete ostsillaatori IP-tuuma MAX® II ja MAX V seadmete tarkvaras Intel Quartus® Prime. Intel MAX 10 seadmete puhul on ostsillaatorid UFM-ist eraldi. Ostsillaatori väljundsagedus osc on üks neljandik sisemise ostsillaatori jagamata sagedusest.

Toetatud Inteli seadmete sagedusvahemik

Seadmed	Sisemise ostsillaatori väljundkell (1) (MHz)
MAX II	3.3-5.5
MAX V	3.9-5.3
Intel MAX 10	55–116 (2), 35–77 (3)

1. Sisemise ostsillaatori IP-tuuma väljundport on MAX II ja MAX V seadmetes osc ja kõigis teistes toetatud seadmetes clkout.

Seadmed	Sisemise ostsillaatori väljundkell (1) (MHz)
Cyclone® III (4)	80 (max)
Tsüklon IV	80 (max)
Tsüklon V	100 (max)
Inteli tsüklon 10 GX	100 (max)
Intel Cyclone 10 LP	80 (max)
Arria® II GX	100 (max)
Arria V	100 (max)
Intel Arria 10	100 (max)
Stratix® V	100 (max)
Intel Stratix 10	170-230

1. Sisemise ostsillaatori IP-tuuma väljundport on MAX II ja MAX V seadmetes osc ja kõigis teistes toetatud seadmetes clkout.
2. 10M02, 10M04, 10M08, 10M16 ja 10M25 jaoks.
3. 10M40 ja 10M50 jaoks.
4. Toetatud Intel Quartus Prime'i tarkvara versioonis 13.1 ja varasemates versioonides.

Sisemine ostsillaator UFM-i osana MAX II ja MAX V seadmete jaoks

Sisemine ostsillaator on osa programmi kustutamise juhtplokist, mis juhib UFM-i programmeerimist ja kustutamist. Andmeregister sisaldab andmeid, mis saadetakse või UFM-ist välja võetakse. Aadressiregister sisaldab aadressi, millelt andmeid võetakse või aadressi, kuhu andmed kirjutatakse. UFM-i ploki sisemine ostsillaator on lubatud, kui käivitatakse toiming ERASE, PROGRAM ja READ.

Pin Kirjeldus sisemise ostsillaatori IP-tuuma jaoks

Signaal	Kirjeldus
nilbe	Kasutage sisemise ostsillaatori lubamiseks. Ostsillaatori lubamiseks sisestage kõrge.
osc/clkout (5)	Sisemise ostsillaatori väljund.

Sisemise ostsillaatori kasutamine MAX II ja MAX V seadmetes

Sisemisel ostsillaatoril on üks sisend, oscena, ja üks väljund, osc. Sisemise ostsillaatori aktiveerimiseks kasutage oscena. Aktiveerimisel tehakse väljundis kättesaadavaks sagedusega kell. Kui ostseen on madal, on sisemise ostsillaatori väljund pidevalt kõrge.

Sisemise ostsillaatori loomiseks järgige neid samme

1. Intel Quartus Prime'i tarkvara menüüs Tööriistad klõpsake IP-kataloogi.
2. Laiendage jaotises Teek jaotist Põhifunktsioonid ja I/O.
3. Valige MAX II/MAX V ostsillaator ja pärast Lisa klõpsamist kuvatakse IP-parameetrite redaktor. Nüüd saate valida ostsillaatori väljundsageduse.
4. Simulatsiooniraamatukogudes on mudel files, mis tuleb lisada, on loetletud. Klõpsake nuppu Edasi.
5. Valige files luuakse. Klõpsake nuppu Lõpeta. Valitud files luuakse ja neile pääseb juurde väljundist file kausta. Pärast käivitamiskoodi lisamist file, ostsillaatori lubamiseks tuleb oscena sisend teha juhtmena ja määrata loogilise väärtusena "1".

Sisemise ostsillaatori kasutamine kõigis toetatud seadmetes (välja arvatud seadmed MAX II ja MAX V)

Sisemisel ostsillaatoril on üks sisend, oscena, ja üks väljund, osc. Sisemise ostsillaatori aktiveerimiseks kasutage oscena. Aktiveerimisel tehakse väljundis kättesaadavaks sagedusega kell. Kui ostseen on madal, on sisemise ostsillaatori väljund pidevalt madal.

Sisemise ostsillaatori loomiseks järgige neid samme

1. Intel Quartus Prime'i tarkvara menüüs Tööriistad klõpsake IP-kataloogi.
2. Laiendage jaotises Teek jaotist Põhifunktsioonid ja konfiguratsiooni programmeerimine.
3. Valige Internal Oscillator (või Intel FPGA S10 Configuration Clock Intel Stratix 10 seadmete jaoks) ja pärast Lisa klõpsamist kuvatakse IP-parameetrite redaktor.
4. Dialoogiboksis Uus IP-eksemplar:
   • Määrake oma IP ülataseme nimi.
   • Valige seadmete perekond.
   • Valige Seade.
5. Klõpsake nuppu OK.
6. HDL-i loomiseks klõpsake nuppu Genereeri HDL.
7. Klõpsake nuppu Loo.

Valitud files luuakse ja neile pääseb juurde väljundist file kaust, nagu on määratud väljundkataloogi teel. Pärast käivitamiskoodi lisamist file, ostsillaatori lubamiseks tuleb oscena sisend teha juhtmena ja määrata loogilise väärtusena "1".

Rakendamine

Saate neid disainilahendusi rakendada ntamples MAX II, MAX V ja Intel MAX 10 seadmetega, millel kõigil on sisemise ostsillaatori funktsioon. Rakendamine hõlmab sisemise ostsillaatori funktsiooni demonstreerimist, määrates ostsillaatori väljundi loendurile ja käivitades MAX II, MAX V ja Intel MAX 10 seadmete üldotstarbelised I/O (GPIO) kontaktid.

Disain ntamp1. osa: MDN-82 demoplaadi sihtimine (MAX II seadmed)

Disain ntample 1 on loodud juhtima LED-e, et luua kerimisefekt, demonstreerides seeläbi sisemist ostsillaatorit, kasutades MDN-82 demoplaati.

EPM240G tihvtide määramine disaini jaoks, ntample 1 MDN-82 demoplaadi kasutamine

EPM240G tihvtide määramine
Signaal	Pin	Signaal	Pin
d2	Pin 69	d3	Pin 40
d5	Pin 71	d6	Pin 75
d8	Pin 73	d10	Pin 73
d11	Pin 75	d12	Pin 71
d4_1	Pin 85	d4_2	Pin 69
d7_1	Pin 87	d7_2	Pin 88
d9_1	Pin 89	d9_2	Pin 90
sw9	Pin 82	—	—

Määrake kasutamata tihvtid Intel Quartus Prime'i tarkvaras kolmekordselt esitatud sisendiks.

Selle disaini demonstreerimiseks MDN-B2 demoplaadil järgige neid samme

1. Lülitage demoplaadi toide sisse (kasutades liuglülitit SW1).
2. Laadige disain MAX II CPLD-le alla JTAG päis JP5 demoplaadil ja tavaline programmeerimiskaabel (Intel FPGA Parallel Port Cable või Intel FPGA Download Cable). Hoidke demoplaadil SW4 all enne programmeerimisprotsessi algust ja selle ajal. Kui see on lõppenud, lülitage toide välja ja eemaldage JTAG pistik.
3. Jälgige punaste ja kahevärviliste LED-tulede kerimise LED-ide järjestust. Demoplaadil SW9 vajutamine keelab sisemise ostsillaatori ja kerivad LED-id külmuvad oma praegustesse asukohtadesse.

Disain ntamp2. osa: MAX V seadme arenduskomplekti sihtimine

Disainis Example 2, jagatakse ostsillaatori väljundsagedus enne 221-bitise loenduri taktseerimist 2-ga. Selle 2-bitise loenduri väljundit kasutatakse LED-ide juhtimiseks, demonstreerides seeläbi MAX V seadme arenduskomplekti sisemist ostsillaatorit.

5M570Z tihvtide määramine disaini jaoks, ntample 2 Seadme MAX V arenduskomplekti kasutamine

5M570Z tihvtide määramised
Signaal	Pin	Signaal	Pin
pb0	M9	LED[0]	P4
osc	M4	LED[1]	R1
clk	P2	—	—

Selle disaini demonstreerimiseks MAX V arenduskomplektis järgige neid samme

1. Seadme sisselülitamiseks ühendage USB-kaabel USB-pistikupessa.
2. Laadige disain MAX V seadmesse alla sisseehitatud Inteli FPGA allalaadimiskaabli kaudu.
3. Jälgige vilkuvaid LED-tulesid (LED[0] ja LED[1]). Demoplaadil nupu pb0 vajutamine keelab sisemise ostsillaatori ja vilkuvad LED-tuled külmuvad oma praegusesse olekusse.

AN 496 dokumendi läbivaatamise ajalugu: sisemise ostsillaatori IP-tuuma kasutamine

Kuupäev	Versioon	Muudatused
november 2017	2017.11.06	Lisatud tugi järgmistele seadmetele: III tsüklon Tsüklon IV Tsüklon V Inteli tsüklon 10 GX Intel Cyclone 10 LP Arria II GX Arria V Intel Arria 10 Stratix V Intel Stratix 10 Dokumendi pealkiri on muudetud Altera MAX-seeria sisemise ostsillaatori kasutamine juurde Sisemise ostsillaatori IP-tuuma kasutamine teiste toetatud seadmete kaasamiseks. Nimetati ümber Inteliks.
november 2014	2014.11.04	Värskendati jagamatu siseostsillaatori ja väljundkella sagedust sisemise ostsillaatori sageduse väärtustest MAX 10 seadmete jaoks tabelis Toetatud Altera seadmete sagedusvahemik.
september 2014	2014.09.22	Lisatud MAX 10 seadet.
jaanuar 2011	2.0	Värskendati MAX V seadmete lisamiseks.
detsember 2007	1.0	Esialgne vabastamine.

ID: 683653
Versioon: 2017.11.06

Dokumendid / Ressursid

intel AN 496 sisemise ostsillaatori IP-tuuma kasutamine [pdfJuhised AN 496, kasutades sisemist ostsillaatori IP-tuuma, AN 496, kasutades sisemist ostsillaatori IP-tuuma, sisemise ostsillaatori IP-tuuma, ostsillaatori IP-tuuma, IP-tuuma, tuuma

Viited

• Kasutusjuhend