intel AN 496 usando o núcleo IP do oscilador interno

Usando o IP Core do Oscilador Interno

Os dispositivos Intel® suportados oferecem um recurso exclusivo de oscilador interno. Como mostrado no projeto exampComo descrito nesta nota de aplicação, os osciladores internos são uma excelente escolha para implementar projetos que requerem clock, economizando assim espaço interno e custos associados com circuitos externos de clock.

Informações relacionadas

• Projeto Examparquivo para MAX® II
  • Fornece o design MAX® II files para esta nota de aplicação (AN 496).
• Projeto Examparquivo para MAX® V
  • Fornece o design MAX® V files para esta nota de aplicação (AN 496).
• Projeto Examparquivo para Intel MAX® 10
  • Fornece o design Intel MAX® 10 files para esta nota de aplicação (AN 496).

Osciladores internos

A maioria dos projetos requer um relógio para operação normal. Você pode usar o núcleo IP do oscilador interno para fonte de relógio no design do usuário ou para fins de depuração. Com um oscilador interno, os dispositivos Intel suportados não requerem circuitos externos de clock. por example, você pode usar o oscilador interno para atender aos requisitos de clock de um controlador de LCD, controlador de barramento de gerenciamento do sistema (SMBus) ou qualquer outro protocolo de interface ou para implementar um modulador de largura de pulso. Isso ajuda a minimizar a contagem de componentes, espaço na placa e reduz o custo total do sistema. Você pode instanciar o oscilador interno sem instanciar a memória flash do usuário (UFM) usando o núcleo IP do oscilador dos dispositivos Intel suportados no software Intel Quartus® Prime para dispositivos MAX® II e MAX V. Para dispositivos Intel MAX 10, os osciladores são separados do UFM. A frequência de saída do oscilador, osc, é um quarto da frequência indivisa do oscilador interno.

Faixa de frequência para dispositivos Intel compatíveis

Dispositivos	Relógio de saída do oscilador interno (1) (MHz)
MAXII	3.3 – 5.5
MÁX V	3.9 – 5.3
IntelMAX 10	55 – 116 (2), 35 – 77 (3)

1. A porta de saída para o núcleo IP do oscilador interno é osc em dispositivos MAX II e MAX V e clkout em todos os outros dispositivos suportados.

Dispositivos	Relógio de saída do oscilador interno (1) (MHz)
Ciclone® III (4)	80 (máximo)
Ciclone IV	80 (máximo)
Ciclone V	100 (máximo)
Ciclone Intel 10 GX	100 (máximo)
Intel Cyclone 10 LP	80 (máximo)
Arria® II GX	100 (máximo)
Arria V	100 (máximo)
Intel Arria 10	100 (máximo)
Stratix®V	100 (máximo)
Intel Stratix 10	170 – 230

1. A porta de saída para o núcleo IP do oscilador interno é osc em dispositivos MAX II e MAX V e clkout em todos os outros dispositivos suportados.
2. Para 10M02, 10M04, 10M08, 10M16 e 10M25.
3. Para 10M40 e 10M50.
4. Compatível com o software Intel Quartus Prime versão 13.1 e anterior.

Oscilador interno como parte do UFM para dispositivos MAX II e MAX V

O oscilador interno faz parte do bloco Program Erase Control, que controla a programação e exclusão do UFM. O registrador de dados contém os dados a serem enviados ou recuperados do UFM. O registrador de endereços contém o endereço do qual os dados são recuperados ou o endereço no qual os dados são gravados. O oscilador interno para o bloco UFM é ativado quando a operação ERASE, PROGRAM e READ é executada.

Descrição do pino para o núcleo do IP do oscilador interno

Sinal	Descrição
obsceno	Use para habilitar o oscilador interno. Entrada alta para habilitar o oscilador.
osc/clkout (5)	Saída do oscilador interno.

Usando o oscilador interno em dispositivos MAX II e MAX V

O oscilador interno tem uma única entrada, oscena, e uma única saída, osc. Para ativar o oscilador interno, use oscena. Quando ativado, um clock com a frequência é disponibilizado na saída. Se oscena for baixa, a saída do oscilador interno é alta constante.

Para instanciar o oscilador interno, siga estas etapas

1. No menu Ferramentas do software Intel Quartus Prime, clique em Catálogo IP.
2. Na categoria Biblioteca, expanda Funções básicas e E/S.
3. Selecione o oscilador MAX II/MAX V e após clicar em Add, o IP Parameter Editor aparecerá. Agora você pode selecionar a frequência de saída do oscilador.
4. Em Simulation Libraries, o modelo files que devem ser incluídos são listados. Clique em Avançar.
5. Selecione o files a serem criados. Clique em Concluir. O selecionado files são criados e podem ser acessados ​​a partir da saída file pasta. Depois que o código de instanciação é adicionado ao file, a entrada oscena deve ser feita como um fio e atribuída como um valor lógico de “1” para habilitar o oscilador.

Usando o oscilador interno em todos os dispositivos suportados (exceto dispositivos MAX II e MAX V)

O oscilador interno tem uma única entrada, oscena, e uma única saída, osc. Para ativar o oscilador interno, use oscena. Quando ativado, um clock com a frequência é disponibilizado na saída. Se oscena for baixado, a saída do oscilador interno é um baixo constante.

Para instanciar o oscilador interno, siga estas etapas

1. No menu Ferramentas do software Intel Quartus Prime, clique em Catálogo IP.
2. Na categoria Biblioteca, expanda Funções básicas e programação de configuração.
3. Selecione Internal Oscillator (ou Intel FPGA S10 Configuration Clock para dispositivos Intel Stratix 10) e depois de clicar em Add, o IP Parameter Editor aparecerá.
4. Na caixa de diálogo Nova instância de IP:
   • Defina o nome de nível superior do seu IP.
   • Selecione a família de dispositivos.
   • Selecione o dispositivo.
5. Clique em OK.
6. Para gerar o HDL, clique em Gerar HDL.
7. Clique em Gerar.

O selecionado files são criados e podem ser acessados ​​a partir da saída file pasta conforme especificado no caminho do diretório de saída. Depois que o código de instanciação é adicionado ao file, a entrada oscena deve ser feita como um fio e atribuída como um valor lógico de “1” para habilitar o oscilador.

Implementação

Você pode implementar esses exemplos de designamparquivos com dispositivos MAX II, MAX V e Intel MAX 10, todos com o recurso de oscilador interno. A implementação envolve a demonstração da função do oscilador interno atribuindo a saída do oscilador a um contador e acionando os pinos de E/S de uso geral (GPIO) nos dispositivos MAX II, MAX V e Intel MAX 10.

Projeto Example 1: Direcionando uma placa de demonstração MDN-82 (dispositivos MAX II)

Projeto ExampO arquivo 1 é feito para conduzir os LEDs para criar um efeito de rolagem, demonstrando assim o oscilador interno usando a placa de demonstração MDN-82.

Atribuições de pinos EPM240G para projeto Example 1 Usando a placa de demonstração MDN-82

Atribuições de pinos EPM240G
Sinal	Alfinete	Sinal	Alfinete
d2	Pino 69	d3	Pino 40
d5	Pino 71	d6	Pino 75
d8	Pino 73	d10	Pino 73
d11	Pino 75	d12	Pino 71
d4_1	Pino 85	d4_2	Pino 69
d7_1	Pino 87	d7_2	Pino 88
d9_1	Pino 89	d9_2	Pino 90
sw9	Pino 82	—	—

Atribua os pinos não utilizados como entrada três declarada no software Intel Quartus Prime.

Para demonstrar esse design na placa de demonstração MDN-B2, siga estas etapas

1. Ligue a energia da placa de demonstração (usando a chave deslizante SW1).
2. Baixe o projeto para o MAX II CPLD através do JTAG cabeçalho JP5 na placa de demonstração e um cabo de programação convencional (Intel FPGA Parallel Port Cable ou Intel FPGA Download Cable). Mantenha o SW4 na placa de demonstração pressionado antes e durante o início do processo de programação. Após a conclusão, desligue a energia e remova o JTAG conector.
3. Observe a sequência de rolagem dos LEDs nos LEDs vermelhos e nos LEDs bicolores. Pressionar SW9 na placa de demonstração desativa o oscilador interno e os LEDs de rolagem congelam em suas posições atuais.

Projeto Example 2: Direcionando um kit de desenvolvimento de dispositivo MAX V

Em Projeto ExampFigura 2, a frequência de saída do oscilador é dividida por 221 antes de cronometrar um contador de 2 bits. A saída desse contador de 2 bits é usada para acionar os LEDs, demonstrando assim o oscilador interno no kit de desenvolvimento do dispositivo MAX V.

Atribuições de pinos 5M570Z para projeto Example 2 Usando o kit de desenvolvimento de dispositivo MAX V

Atribuições de pinos 5M570Z
Sinal	Alfinete	Sinal	Alfinete
pb0	M9	LED[0]	P4
osc	M4	LED[1]	R1
clk	P2	—	—

Para demonstrar esse design no kit de desenvolvimento MAX V, siga estas etapas

1. Conecte o cabo USB no conector USB para ligar o dispositivo.
2. Faça o download do design no dispositivo MAX V por meio do cabo de download Intel FPGA integrado.
3. Observe os LEDs piscando (LED[0] e LED[1]). Pressionar pb0 na placa de demonstração desativa o oscilador interno e os LEDs piscantes congelam em seu estado atual.

Histórico de revisão do documento para AN 496: usando o núcleo IP do oscilador interno

Data	Versão	Mudanças
Novembro de 2017	2017.11.06	Adicionado suporte para os seguintes dispositivos: Ciclone III Ciclone IV Ciclone V Ciclone Intel 10 GX Intel Cyclone 10 LP Arria II GX Arria V Intel Arria 10 Estratix V Intel Stratix 10 Alterado o título do documento de Usando o oscilador interno na série Altera MAX para Usando o IP Core do Oscilador Interno para incluir outros dispositivos suportados. Renomeado como Intel.
Novembro de 2014	2014.11.04	Atualizada a frequência do oscilador interno indivisível e do relógio de saída dos valores de frequência do oscilador interno para MAX 10 dispositivos na tabela Faixa de frequência para dispositivos Altera compatíveis.
Setembro de 2014	2014.09.22	Adicionado MAX 10 dispositivos.
Janeiro de 2011	2.0	Atualizado para incluir dispositivos MAX V.
Dezembro de 2007	1.0	Lançamento inicial.

EU IA: 683653
Versão: 2017.11.06

Documentos / Recursos

intel AN 496 usando o núcleo IP do oscilador interno [pdf] Instruções AN 496 usando o núcleo IP do oscilador interno, AN 496, usando o núcleo IP do oscilador interno, núcleo IP do oscilador interno, núcleo IP do oscilador, núcleo IP, núcleo

Referências

• Manual do usuário