intel AN 496 A belső oszcillátor IP Core használata

A belső oszcillátor IP Core használata

A támogatott Intel® eszközök egyedülálló belső oszcillátor funkciót kínálnak. Amint azt a terv mutatja, plampA jelen bejelentési megjegyzésben leírtak szerint a belső oszcillátorok kiváló választást jelentenek az órajelet igénylő kialakítások megvalósításához, ezáltal fedélzeti helyet takarítanak meg és a külső órajel-áramkörrel kapcsolatos költségeket.

Kapcsolódó információk

• Tervezés plample a MAX® II-hez
  • A MAX® II kialakítást biztosítja files ehhez az alkalmazási megjegyzéshez (AN 496).
• Tervezés plample a MAX® V-hez
  • MAX® V kialakítást biztosít files ehhez az alkalmazási megjegyzéshez (AN 496).
• Tervezés plample Intel MAX® 10-hez
  • Intel MAX® 10 kialakítást biztosít files ehhez az alkalmazási megjegyzéshez (AN 496).

Belső oszcillátorok

A legtöbb kialakításhoz óra szükséges a normál működéshez. A belső oszcillátor IP magját használhatja órajelforrásként a felhasználói tervezés vagy hibakeresési célokra. A belső oszcillátorral a támogatott Intel eszközök nem igényelnek külső órajel-áramkört. Plample, használhatja a belső oszcillátort egy LCD-vezérlő, rendszerfelügyeleti busz (SMBus) vezérlő vagy bármely más interfész-protokoll órajel-követelményeinek kielégítésére, vagy impulzusszélesség-modulátor megvalósítására. Ez segít minimalizálni az alkatrészek számát, a kártyaterületet, és csökkenti a rendszer összköltségét. Példányosíthatja a belső oszcillátort a felhasználói flash memória (UFM) példányosítása nélkül, ha a támogatott Intel eszközök oszcillátor IP magját használja az Intel Quartus® Prime szoftverben a MAX® II és MAX V eszközökhöz. Az Intel MAX 10 eszközök esetében az oszcillátorok külön vannak az UFM-től. Az oszcillátor kimeneti frekvenciája, az osc, a belső oszcillátor osztatlan frekvenciájának egynegyede.

Frekvenciatartomány a támogatott Intel-eszközökhöz

Eszközök	Kimeneti óra a belső oszcillátorból (1) (MHz)
MAX II	3.3 – 5.5
MAX V	3.9 – 5.3
Intel MAX 10	55–116 (2), 35–77 (3)

1. A belső oszcillátor IP mag kimeneti portja osc a MAX II és MAX V eszközökben, és clkout az összes többi támogatott eszközben.

Eszközök	Kimeneti óra a belső oszcillátorból (1) (MHz)
Cyclone® III (4)	80 (max)
IV. Ciklon	80 (max)
Ciklon V	100 (max)
Intel Cyclone 10 GX	100 (max)
Intel Cyclone 10 LP	80 (max)
Arria® II GX	100 (max)
Arria V	100 (max)
Intel Arria 10	100 (max)
Stratix® V	100 (max)
Intel Stratix 10	170 – 230

1. A belső oszcillátor IP mag kimeneti portja osc a MAX II és MAX V eszközökben, és clkout az összes többi támogatott eszközben.
2. 10M02, 10M04, 10M08, 10M16 és 10M25 esetén.
3. 10M40 és 10M50 esetén.
4. Támogatott az Intel Quartus Prime szoftver 13.1-es és korábbi verzióiban.

Belső oszcillátor az UFM részeként MAX II és MAX V eszközökhöz

A belső oszcillátor a Program Erase Control blokk része, amely az UFM programozását és törlését vezérli. Az adatnyilvántartás tárolja az UFM-ből küldendő vagy visszakeresendő adatokat. A címregiszter tartalmazza azt a címet, amelyről az adatokat lekérik, vagy azt a címet, amelyre az adatokat írják. Az UFM blokk belső oszcillátora az ERASE, PROGRAM és READ művelet végrehajtásakor engedélyezve van.

Pin leírása a belső oszcillátor IP-maghoz

Jel	Leírás
obszcén	Használja a belső oszcillátor engedélyezéséhez. Magas bemenet az oszcillátor engedélyezéséhez.
osc/clkout (5)	A belső oszcillátor kimenete.

A belső oszcillátor használata MAX II és MAX V eszközökben

A belső oszcillátornak egyetlen bemenete van, az oscena, és egyetlen kimenete, az osc. A belső oszcillátor aktiválásához használja az oscenát. Aktiválásakor a kimeneten elérhetővé válik egy óra a frekvenciával. Ha az oscena alacsonyra van állítva, a belső oszcillátor kimenete állandóan magas.

A belső oszcillátor példányosításához kövesse az alábbi lépéseket

1. Az Intel Quartus Prime szoftver Eszközök menüjében kattintson az IP-katalógus elemre.
2. A Könyvtár kategóriában bontsa ki az Alapvető funkciók és az I/O elemet.
3. Válassza ki a MAX II/MAX V oszcillátort, és a Hozzáadás gombra kattintás után megjelenik az IP Parameter Editor. Most kiválaszthatja az oszcillátor kimeneti frekvenciáját.
4. A szimulációs könyvtárakban a modell files amelyeket szerepeltetni kell a listában. Kattintson a Tovább gombra.
5. Válassza ki a files létre kell hozni. Kattintson a Befejezés gombra. A kiválasztott files jön létre, és a kimenetről érhető el file mappát. Miután a példányosítási kódot hozzáadtuk a file, az oscena bemenetet vezetékként kell elkészíteni, és „1” logikai értékként kell hozzárendelni az oszcillátor engedélyezéséhez.

A belső oszcillátor használata az összes támogatott eszközön (kivéve a MAX II és MAX V eszközöket)

A belső oszcillátornak egyetlen bemenete van, az oscena, és egyetlen kimenete, az osc. A belső oszcillátor aktiválásához használja az oscenát. Aktiválásakor a kimeneten elérhetővé válik egy óra a frekvenciával. Ha az oscena alacsonyra van állítva, a belső oszcillátor kimenete állandóan alacsony.

A belső oszcillátor példányosításához kövesse az alábbi lépéseket

1. Az Intel Quartus Prime szoftver Eszközök menüjében kattintson az IP-katalógus elemre.
2. A Könyvtár kategória alatt bontsa ki az Alapvető funkciók és konfigurációs programozás részt.
3. Válassza az Internal Oscillator (vagy Intel FPGA S10 Configuration Clockot Intel Stratix 10 eszközök esetén) lehetőséget, és a Hozzáadás gombra kattintás után megjelenik az IP-paraméterszerkesztő.
4. Az Új IP-példány párbeszédpanelen:
   • Állítsa be az IP legfelső szintű nevét.
   • Válassza ki az Eszközcsaládot.
   • Válassza ki az Eszközt.
5. Kattintson az OK gombra.
6. A HDL létrehozásához kattintson a HDL generálása elemre.
7. Kattintson a Létrehozás gombra.

A kiválasztott files jön létre, és a kimenetről érhető el file mappát a kimeneti könyvtár elérési útjában megadottak szerint. Miután a példányosítási kódot hozzáadtuk a file, az oscena bemenetet vezetékként kell elkészíteni, és „1” logikai értékként kell hozzárendelni az oszcillátor engedélyezéséhez.

Végrehajtás

Megvalósíthatja ezeket a terveket plampMAX II, MAX V és Intel MAX 10 eszközökkel, amelyek mindegyike rendelkezik belső oszcillátor funkcióval. A megvalósítás magában foglalja a belső oszcillátor funkció bemutatását az oszcillátor kimenetének egy számlálóhoz való hozzárendelésével és az általános célú I/O (GPIO) érintkezők meghajtásával a MAX II, MAX V és Intel MAX 10 eszközökön.

Tervezés plamp1. le: MDN-82 bemutatókártya célzása (MAX II eszközök)

Tervezés plampAz le 1 a LED-ek mozgatására készült, hogy görgető hatást hozzon létre, ezáltal bemutatva a belső oszcillátort az MDN-82 demo kártya segítségével.

EPM240G tűkiosztások a tervezéshez, plample 1 Az MDN-82 bemutatókártya használata

EPM240G tűkiosztás
Jel	Pin	Jel	Pin
d2	69-es érintkező	d3	40-es érintkező
d5	71-es érintkező	d6	75-es érintkező
d8	73-es érintkező	d10	73-es érintkező
d11	75-es érintkező	d12	71-es érintkező
d4_1	85-es érintkező	d4_2	69-es érintkező
d7_1	87-es érintkező	d7_2	88-es érintkező
d9_1	89-es érintkező	d9_2	90-es érintkező
sw9	82-es érintkező	—	—

Rendelje hozzá a nem használt érintkezőket az Intel Quartus Prime szoftverben háromszor megadott bemenetként.

Ennek a kialakításnak az MDN-B2 demókártyán való bemutatásához kövesse az alábbi lépéseket

1. Kapcsolja be a demo kártyát (az SW1 tolókapcsolóval).
2. Töltse le a dizájnt a MAX II CPLD-re a JTAG fejléc JP5 a bemutató kártyán és egy hagyományos programozókábel (Intel FPGA Parallel Port Cable vagy Intel FPGA Download Cable). Tartsa lenyomva az SW4-et a bemutató táblán a programozási folyamat megkezdése előtt és közben. Miután befejezte, kapcsolja ki a tápellátást, és távolítsa el a JTAG csatlakozó.
3. Figyelje meg a görgető LED-ek sorrendjét a piros LED-eken és a kétszínű LED-eken. Ha megnyomja az SW9 gombot a bemutató kártyán, akkor a belső oszcillátor letiltja, és a görgető LED-ek lefagynak az aktuális helyükön.

Tervezés plample 2: A MAX V eszközfejlesztő készlet megcélzása

In Design ExampLe 2, az oszcillátor kimeneti frekvenciáját elosztják 221-gyel, mielőtt egy 2 bites számlálót órajeleznek. Ennek a 2 bites számlálónak a kimenete a LED-ek meghajtására szolgál, ezzel demonstrálva a MAX V eszközfejlesztő készlet belső oszcillátorát.

5M570Z tűkiosztások a tervezéshez, plample 2 A MAX V eszközfejlesztő készlet használata

5M570Z tűkiosztás
Jel	Pin	Jel	Pin
pb0	M9	LED[0]	P4
osc	M4	LED[1]	R1
clk	P2	—	—

Ennek a kialakításnak a MAX V fejlesztőkészleten való bemutatásához kövesse az alábbi lépéseket

1. Az eszköz bekapcsolásához csatlakoztassa az USB-kábelt az USB-csatlakozóhoz.
2. Töltse le a dizájnt a MAX V eszközre a beágyazott Intel FPGA letöltési kábelen keresztül.
3. Figyelje meg a villogó LED-eket (LED[0] és LED[1]). Ha megnyomja a pb0 gombot a bemutató kártyán, akkor a belső oszcillátor letiltja, és a villogó LED-ek lefagynak az aktuális állapotukban.

Az AN 496 dokumentum felülvizsgálati előzményei: A belső oszcillátor IP-mag használata

Dátum	Változat	Változások
2017. november	2017.11.06	Támogatás hozzáadva a következő eszközökhöz: III. Ciklon IV. Ciklon Ciklon V Intel Cyclone 10 GX Intel Cyclone 10 LP Arria II GX Arria V Intel Arria 10 Stratix V Intel Stratix 10 A dokumentum címe megváltozott Az Altera MAX sorozat belső oszcillátorának használata hogy A belső oszcillátor IP Core használata hogy más támogatott eszközöket is tartalmazzon. Átkeresztelték Intelre.
2014. november	2014.11.04	Frissítette az osztatlan belső oszcillátor és a kimeneti órajel frekvenciáját a MAX 10 eszközök belső oszcillátor-frekvenciaértékeiből a Támogatott Altera-eszközök frekvenciatartománya táblázatban.
2014. szeptember	2014.09.22	MAX 10 eszköz hozzáadva.
2011. január	2.0	Frissítve a MAX V eszközökkel.
2007. december	1.0	Kezdeti kiadás.

ID: 683653
Változat: 2017.11.06

Dokumentumok / Források

intel AN 496 A belső oszcillátor IP Core használata [pdfUtasítások AN 496 A belső oszcillátor IP mag használata, AN 496, a belső oszcillátor IP mag használata, belső oszcillátor IP mag, oszcillátor IP mag, IP mag, mag

Hivatkozások

• Felhasználói kézikönyv