intel AN 496 내부 발진기 IP 코어 사용
내부 발진기 IP 코어 사용
지원되는 Intel® 장치는 고유한 내부 발진기 기능을 제공합니다. 디자인 ex에서 표시된 대로amp이 애플리케이션 노트에 설명된 대로, 내부 발진기는 클로킹이 필요한 설계를 구현하는 데 탁월한 선택이며, 외부 클로킹 회로와 관련된 온보드 공간과 비용을 절약할 수 있습니다.
관련 정보
- 디자인 전ampMAX® II용 le
- MAX® II 디자인 제공 file이 애플리케이션 노트(AN 496)의 경우.
- 디자인 전ampMAX® V에 대한 le
- MAX® V 디자인 제공 file이 애플리케이션 노트(AN 496)의 경우.
- 디자인 전ampIntel MAX® 10용 le
- Intel MAX® 10 디자인 제공 file이 애플리케이션 노트(AN 496)의 경우.
내부 발진기
대부분의 설계는 정상 작동을 위해 클록이 필요합니다. 사용자 설계 또는 디버그 목적으로 클록 소스에 내부 오실레이터 IP 코어를 사용할 수 있습니다. 내부 오실레이터를 사용하면 지원되는 인텔 기기에 외부 클록 회로가 필요하지 않습니다. 예를 들어ample, 내부 오실레이터를 사용하여 LCD 컨트롤러, 시스템 관리 버스(SMBus) 컨트롤러 또는 기타 인터페이싱 프로토콜의 클로킹 요구 사항을 충족하거나 펄스 폭 변조기를 구현할 수 있습니다. 이를 통해 구성 요소 수, 보드 공간을 최소화하고 시스템의 총 비용을 줄일 수 있습니다. MAX® II 및 MAX V 장치용 Intel Quartus® Prime 소프트웨어에서 지원되는 Intel 장치의 오실레이터 IP 코어를 사용하여 사용자 플래시 메모리(UFM)를 인스턴스화하지 않고도 내부 오실레이터를 인스턴스화할 수 있습니다. Intel MAX 10 장치의 경우 오실레이터는 UFM과 분리되어 있습니다. 오실레이터의 출력 주파수인 osc는 내부 오실레이터의 분할되지 않은 주파수의 XNUMX/XNUMX입니다.
지원되는 Intel 장치의 주파수 범위
| 장치 | 내부 발진기의 출력 클록 (1) (메가 헤르츠) |
| 맥스 II | 3.3 – 5.5 |
| 맥스 V | 3.9 – 5.3 |
| 인텔 맥스 10 | 55 – 116(2), 35 – 77(3) |
- MAX II 및 MAX V 장치에서는 내부 발진기 IP 코어의 출력 포트가 osc이고, 다른 모든 지원 장치에서는 clkout입니다.
| 장치 | 내부 발진기의 출력 클록 (1) (메가 헤르츠) |
| 사이클론® III (4) | 80 (최대) |
| 사이클론 IV | 80 (최대) |
| 사이클론 V | 100 (최대) |
| 인텔 사이클론 10 GX | 100 (최대) |
| 인텔 사이클론 10 LP | 80 (최대) |
| 아리아® II GX | 100 (최대) |
| 아리아 V | 100 (최대) |
| 인텔 아리아 10 | 100 (최대) |
| 스트라틱스® V | 100 (최대) |
| 인텔 스트라틱스 10 | 170 – 230 |
- MAX II 및 MAX V 장치에서는 내부 발진기 IP 코어의 출력 포트가 osc이고, 다른 모든 지원 장치에서는 clkout입니다.
- 10M02, 10M04, 10M08, 10M16, 10M25용.
- 10M40 및 10M50용.
- Intel Quartus Prime 소프트웨어 버전 13.1 및 이전 버전에서 지원됩니다.
MAX II 및 MAX V 장치용 UFM의 일부인 내부 발진기
내부 오실레이터는 UFM의 프로그래밍 및 지우기를 제어하는 Program Erase Control 블록의 일부입니다. 데이터 레지스터는 UFM에서 보내거나 검색할 데이터를 보관합니다. 주소 레지스터는 데이터를 검색하는 주소 또는 데이터가 쓰여지는 주소를 보관합니다. UFM 블록의 내부 오실레이터는 ERASE, PROGRAM 및 READ 작업이 실행될 때 활성화됩니다.
내부 발진기 IP 코어에 대한 핀 설명
| 신호 | 설명 |
| 역겨운 | 내부 오실레이터를 활성화하는 데 사용합니다. 오실레이터를 활성화하려면 high를 입력합니다. |
| 오실레이터/클럭아웃(5) | 내부 발진기의 출력. |
MAX II 및 MAX V 장치에서 내부 발진기 사용
내부 오실레이터는 단일 입력인 oscena와 단일 출력인 osc를 갖습니다. 내부 오실레이터를 활성화하려면 oscena를 사용합니다. 활성화되면 주파수가 있는 클록이 출력에서 사용 가능합니다. oscena가 낮게 구동되면 내부 오실레이터의 출력은 일정하게 높습니다.
내부 발진기를 인스턴스화하려면 다음 단계를 따르세요.
- Intel Quartus Prime 소프트웨어의 도구 메뉴에서 IP 카탈로그를 클릭합니다.
- 라이브러리 카테고리에서 기본 기능과 I/O를 확장합니다.
- MAX II/MAX V 오실레이터를 선택하고 추가를 클릭하면 IP 매개변수 편집기가 나타납니다. 이제 오실레이터 출력 주파수를 선택할 수 있습니다.
- 시뮬레이션 라이브러리에서 모델 file포함되어야 하는 s가 나열됩니다. 다음을 클릭합니다.
- 선택하세요 files를 만들어야 합니다. 마침을 클릭합니다. 선택한 files가 생성되고 출력에서 액세스할 수 있습니다. file 폴더. 인스턴스화 코드가 추가된 후 file, 오실레이터를 활성화하려면 오실레이터 입력을 와이어로 만들고 논리 값 "1"로 지정해야 합니다.
모든 지원 장치에서 내부 발진기 사용(MAX II 및 MAX V 장치 제외)
내부 오실레이터는 단일 입력인 oscena와 단일 출력인 osc를 갖습니다. 내부 오실레이터를 활성화하려면 oscena를 사용합니다. 활성화되면 주파수가 있는 클록이 출력에서 사용 가능합니다. oscena가 낮게 구동되면 내부 오실레이터의 출력은 일정하게 낮습니다.
내부 발진기를 인스턴스화하려면 다음 단계를 따르세요.
- Intel Quartus Prime 소프트웨어의 도구 메뉴에서 IP 카탈로그를 클릭합니다.
- 라이브러리 카테고리에서 기본 기능과 구성 프로그래밍을 확장합니다.
- 내부 발진기(또는 Intel Stratix 10 장치의 경우 Intel FPGA S10 구성 클록)를 선택하고 추가를 클릭하면 IP 매개변수 편집기가 나타납니다.
- 새 IP 인스턴스 대화 상자에서:
- IP의 최상위 이름을 설정합니다.
- 장치 제품군을 선택하세요.
- 장치를 선택합니다.
- 확인을 클릭합니다.
- HDL을 생성하려면 HDL 생성을 클릭하세요.
- 생성을 클릭하십시오.
선택된 files가 생성되고 출력에서 액세스할 수 있습니다. file 출력 디렉토리 경로에 지정된 폴더입니다. 인스턴스화 코드가 추가된 후 file, 오실레이터를 활성화하려면 오실레이터 입력을 와이어로 만들고 논리 값 "1"로 지정해야 합니다.
구현
이러한 디자인을 구현할 수 있습니다.ampMAX II, MAX V, Intel MAX 10 디바이스가 있는 les는 모두 내부 오실레이터 기능이 있습니다. 구현에는 카운터에 오실레이터 출력을 할당하고 MAX II, MAX V, Intel MAX 10 디바이스에서 범용 I/O(GPIO) 핀을 구동하여 내부 오실레이터 기능을 시연하는 것이 포함됩니다.
디자인 전ample 1: MDN-82 데모 보드 타겟팅(MAX II 장치)
디자인 전ample 1은 LED를 구동하여 스크롤 효과를 만들고, MDN-82 데모 보드를 사용하여 내부 발진기를 시연하도록 만들어졌습니다.
설계 Ex를 위한 EPM240G 핀 할당ample 1 MDN-82 데모 보드 사용
| EPM240G 핀 할당 | |||
| 신호 | 핀 | 신호 | 핀 |
| d2 | 핀 69 | d3 | 핀 40 |
| d5 | 핀 71 | d6 | 핀 75 |
| d8 | 핀 73 | 디10 | 핀 73 |
| 디11 | 핀 75 | 디12 | 핀 71 |
| d4_1 | 핀 85 | d4_2 | 핀 69 |
| d7_1 | 핀 87 | d7_2 | 핀 88 |
| d9_1 | 핀 89 | d9_2 | 핀 90 |
| SW9 (스위스XNUMX) | 핀 82 | — | — |
사용되지 않는 핀을 Intel Quartus Prime 소프트웨어의 3상태 입력으로 할당합니다.
MDN-B2 데모 보드에서 이 디자인을 시연하려면 다음 단계를 따르세요.
- 데모 보드의 전원을 켭니다(슬라이드 스위치 SW1 사용).
- J를 통해 MAX II CPLD에 디자인을 다운로드하세요.TAG 데모 보드의 헤더 JP5와 기존 프로그래밍 케이블(Intel FPGA Parallel Port Cable 또는 Intel FPGA Download Cable)을 사용합니다. 프로그래밍 프로세스 시작 전과 중에 데모 보드의 SW4를 계속 눌러 둡니다. 완료되면 전원을 끄고 J를 제거합니다.TAG 커넥터.
- 빨간색 LED와 9색 LED의 스크롤 LED 시퀀스를 관찰하세요. 데모 보드에서 SWXNUMX를 누르면 내부 발진기가 비활성화되고 스크롤 LED가 현재 위치에서 고정됩니다.
디자인 전ample 2: MAX V 장치 개발 키트 타겟팅
디자인 엑스에서ample 2, 발진기 출력 주파수는 221비트 카운터를 클록하기 전에 2로 나뉩니다. 이 2비트 카운터의 출력은 LED를 구동하는 데 사용되어 MAX V 장치 개발 키트의 내부 발진기를 보여줍니다.
5M570Z 설계 Ex용 핀 할당ample 2 MAX V 장치 개발 키트 사용
| 5M570Z 핀 할당 | |||
| 신호 | 핀 | 신호 | 핀 |
| pb0 | M9 | LED[0] | P4 |
| 오시 | M4 | LED[1] | R1 |
| 클락 | P2 | — | — |
MAX V 개발 키트에서 이 디자인을 시연하려면 다음 단계를 따르세요.
- USB 케이블을 USB 커넥터에 꽂아 장치에 전원을 켜세요.
- 내장된 Intel FPGA 다운로드 케이블을 통해 MAX V 장치에 디자인을 다운로드합니다.
- 깜박이는 LED(LED[0] 및 LED[1])를 관찰합니다. 데모 보드에서 pb0을 누르면 내부 발진기가 비활성화되고 깜박이는 LED가 현재 상태에서 정지됩니다.
AN 496에 대한 문서 개정 내역: 내부 발진기 IP 코어 사용
| 날짜 | 버전 | 변화 |
| 2017년 XNUMX월 | 2017.11.06 |
|
| 2014년 XNUMX월 | 2014.11.04 | 지원되는 Altera 장치의 주파수 범위 표에서 MAX 10 장치의 내부 발진기 주파수 값에서 분할되지 않은 내부 발진기 및 출력 클록의 주파수를 업데이트했습니다. |
| 2014년 XNUMX월 | 2014.09.22 | MAX 10개의 장치를 추가했습니다. |
| 2011년 XNUMX월 | 2.0 | MAX V 장치를 포함하도록 업데이트되었습니다. |
| 2007년 XNUMX월 | 1.0 | 최초 출시. |
ID: 683653
버전: 2017.11.06
문서 / 리소스
 |
intel AN 496 내부 발진기 IP 코어 사용 [PDF 파일] 지침 AN 496 내부 발진기 IP 코어 사용, AN 496, 내부 발진기 IP 코어 사용, 내부 발진기 IP 코어, 발진기 IP 코어, IP 코어, 코어 |
