intel AN 496 באמצעות ליבת ה-IP של המתנד הפנימי

שימוש בליבת ה-IP של המתנד הפנימי

מכשירי Intel® הנתמכים מציעים תכונה ייחודית של מתנד פנימי. כפי שמוצג בדוגמה העיצוביתampבתיאורים המתוארים בהערת יישום זה, מתנדים פנימיים הם בחירה מצוינת ליישם תכנונים הדורשים שעון, ובכך חוסכים מקום מובנה ועלויות הקשורות למעגלי שעון חיצוניים.

מידע קשור

• עיצוב דוגמהample for MAX® II
  • מספק את עיצוב MAX® II files עבור הערת יישום זו (AN 496).
• עיצוב דוגמהample עבור MAX® V
  • מספק את עיצוב MAX® V files עבור הערת יישום זו (AN 496).
• עיצוב דוגמהample עבור Intel MAX® 10
  • מספק את העיצוב של Intel MAX® 10 files עבור הערת יישום זו (AN 496).

מתנדים פנימיים

רוב העיצובים דורשים שעון לפעולה רגילה. אתה יכול להשתמש בליבת ה-IP של המתנד הפנימי למקור שעון בעיצוב משתמש או למטרות ניפוי באגים. עם מתנד פנימי, התקני אינטל הנתמכים אינם דורשים מעגלי שעון חיצוניים. למשלampאתה יכול להשתמש במתנד הפנימי כדי לענות על דרישת השעון של בקר LCD, בקר ניהול אוטובוס (SMBus) או כל פרוטוקול ממשק אחר, או ליישם אפנן רוחב פעימה. זה עוזר למזער את ספירת הרכיבים, שטח הלוח ומפחית את העלות הכוללת של המערכת. אתה יכול להפעיל את המתנד הפנימי מבלי ליצור מופע של זיכרון ההבזק של המשתמש (UFM) על ידי שימוש בליבת ה-IP של המתנד הנתמכים של התקני Intel בתוכנת Intel Quartus® Prime עבור התקני MAX® II ו-MAX V. עבור התקני Intel MAX 10, המתנדים נפרדים מה-UFM. תדר המוצא של המתנד, osc, הוא רבע מהתדר הבלתי מחולק של המתנד הפנימי.

טווח תדרים עבור התקני אינטל נתמכים

התקנים	שעון פלט מתנד פנימי (1) (MHz)
MAX II	3.3 - 5.5
MAX V	3.9 - 5.3
אינטל MAX 10	55 – 116 (2), 35 – 77 (3)

1. יציאת הפלט של ליבת ה-IP של המתנד הפנימי היא osc בהתקני MAX II ו-MAX V, ו-clkout בכל שאר ההתקנים הנתמכים.

התקנים	שעון פלט מתנד פנימי (1) (MHz)
Cyclone® III (4)	80 (מקסימום)
ציקלון IV	80 (מקסימום)
ציקלון V	100 (מקסימום)
אינטל ציקלון 10 GX	100 (מקסימום)
אינטל Cyclone 10 LP	80 (מקסימום)
Arria® II GX	100 (מקסימום)
אריה V	100 (מקסימום)
Intel Arria 10	100 (מקסימום)
Stratix® V	100 (מקסימום)
Intel Stratix 10	170 - 230

1. יציאת הפלט של ליבת ה-IP של המתנד הפנימי היא osc בהתקני MAX II ו-MAX V, ו-clkout בכל שאר ההתקנים הנתמכים.
2. עבור 10M02, 10M04, 10M08, 10M16 ו-10M25.
3. עבור 10M40 ו-10M50.
4. נתמך בתוכנת Intel Quartus Prime גרסה 13.1 ואילך.

מתנד פנימי כחלק מה-UFM עבור התקני MAX II ו-MAX V

המתנד הפנימי הוא חלק מבלוק Program Erase Control, השולט בתכנות ובמחיקה של UFM. פנקס הנתונים מכיל את הנתונים שיש לשלוח או לאחזר מה-UFM. פנקס הכתובות מכיל את הכתובת שממנה אוחזרים הנתונים או הכתובת שאליה נכתבים הנתונים. המתנד הפנימי עבור בלוק UFM מופעל כאשר מבצעים את פעולת ה-ERASE, PROGRAM ו-READ.

תיאור סיכה עבור ליבת ה-IP של המתנד הפנימי

אוֹת	תֵאוּר
מְגוּנֶה	השתמש כדי להפעיל את המתנד הפנימי. קלט גבוה כדי להפעיל את המתנד.
osc/clkout (5)	פלט של המתנד הפנימי.

שימוש במתנד הפנימי בהתקני MAX II ו-MAX V

למתנד הפנימי יש קלט יחיד, oscena, ומוצא יחיד, osc. כדי להפעיל את המתנד הפנימי, השתמש ב- oscena. כאשר מופעל, שעון עם התדר זמין ביציאה. אם אוסצנה מונעת נמוך, הפלט של המתנד הפנימי הוא גבוה קבוע.

כדי להפעיל את המתנד הפנימי, בצע את השלבים הבאים

1. בתפריט כלים של תוכנת Intel Quartus Prime, לחץ על קטלוג IP.
2. תחת הקטגוריה ספריה, הרחב את הפונקציות הבסיסיות ואת ה-I/O.
3. בחר מתנד MAX II/MAX V ולאחר לחיצה על הוסף, עורך פרמטרי IP מופיע. כעת תוכל לבחור את תדר הפלט של המתנד.
4. בספריות סימולציה, המודל files שחייבים לכלול רשומים. הקש "הבא.
5. בחר את files להיווצר. לחץ על סיום. הנבחר files נוצרים וניתן לגשת אליהם מהפלט file תיקייה. לאחר הוספת קוד המופע ל- file, יש לבצע את קלט האוסצנה כחוט ולהקצות אותו כערך לוגי של "1" כדי לאפשר את המתנד.

שימוש במתנד הפנימי בכל ההתקנים הנתמכים (למעט התקני MAX II ו-MAX V)

למתנד הפנימי יש קלט יחיד, oscena, ומוצא יחיד, osc. כדי להפעיל את המתנד הפנימי, השתמש ב- oscena. כאשר מופעל, שעון עם התדר זמין ביציאה. אם אוסצנה מונעת נמוך, הפלט של המתנד הפנימי הוא נמוך קבוע.

כדי להפעיל את המתנד הפנימי, בצע את השלבים הבאים

1. בתפריט כלים של תוכנת Intel Quartus Prime, לחץ על קטלוג IP.
2. תחת קטגוריית הספרייה, הרחב את הפונקציות הבסיסיות ותכנות תצורה.
3. בחר מתנד פנימי (או Intel FPGA S10 Configuration Clock עבור התקני Intel Stratix 10) ולאחר לחיצה על הוסף, מופיע עורך ה-IP Parameter.
4. בתיבת הדו-שיח New IP Instance:
   • הגדר את השם ברמה העליונה של ה-IP שלך.
   • בחר את משפחת המכשירים.
   • בחר את ההתקן.
5. לחץ על אישור.
6. כדי ליצור את ה-HDL, לחץ על צור HDL.
7. לחץ על צור.

הנבחר files נוצרים וניתן לגשת אליהם מהפלט file תיקיה כפי שצוין בנתיב ספריית הפלט. לאחר הוספת קוד המופע ל- file, יש לבצע את קלט האוסצנה כחוט ולהקצות אותו כערך לוגי של "1" כדי לאפשר את המתנד.

יישום

אתה יכול ליישם עיצוב אלה למשלamples עם התקני MAX II, MAX V ו-Intel MAX 10, שלכולם יש את תכונת המתנד הפנימי. היישום כולל הדגמה של פונקציית המתנד הפנימי על ידי הקצאת פלט המתנד למונה והנעת פיני ה-I/O (GPIO) לשימוש כללי בהתקני MAX II, MAX V ו-Intel MAX 10.

עיצוב דוגמהampחלק 1: מיקוד ללוח הדגמה של MDN-82 (מכשירי MAX II)

עיצוב דוגמהample 1 נועד להניע את נוריות ה-LED כדי ליצור אפקט גלילה, ובכך להדגים את המתנד הפנימי באמצעות לוח ההדגמה של MDN-82.

EPM240G Pin Assignments for Design Example 1 שימוש בלוח ההדגמה של MDN-82

הקצאות פינים EPM240G
אוֹת	פִּין	אוֹת	פִּין
d2	סיכה 69	d3	סיכה 40
d5	סיכה 71	d6	סיכה 75
d8	סיכה 73	d10	סיכה 73
d11	סיכה 75	d12	סיכה 71
d4_1	סיכה 85	d4_2	סיכה 69
d7_1	סיכה 87	d7_2	סיכה 88
d9_1	סיכה 89	d9_2	סיכה 90
sw9	סיכה 82	—	—

הקצה את הפינים שאינם בשימוש כקלט משולש בתוכנת Intel Quartus Prime.

כדי להדגים עיצוב זה על לוח ההדגמה של MDN-B2, בצע את השלבים הבאים

1. הפעל את הכוח ללוח ההדגמה (באמצעות מתג ההחלקה SW1).
2. הורד את העיצוב ל-MAX II CPLD דרך ה-JTAG כותרת JP5 בלוח ההדגמה וכבל תכנות רגיל (כבל יציאות מקבילות של Intel FPGA או כבל הורדה של Intel FPGA). השאר את SW4 בלוח ההדגמה לחוץ לפני ובמהלך תחילת תהליך התכנות. לאחר השלמתו, כבה את החשמל והסר את ה-JTAG מַחבֵּר.
3. התבונן ברצף ה-LED הגלילה בנורות הלד האדומות ובנוריות ה-LED הדו-צבעוניות. לחיצה על SW9 בלוח ההדגמה משביתה את המתנד הפנימי ונוריות ה-LED הגלילה יקפאו במיקומן הנוכחי.

עיצוב דוגמהampחלק 2: מיקוד לערכת פיתוח מכשיר MAX V

ב-Design Example 2, תדר הפלט של המתנד מחולק ב-221 לפני שעון מונה של 2 סיביות. הפלט של מונה 2 סיביות זה משמש להנעת נוריות ה-LED, ובכך מדגים את המתנד הפנימי בערכת הפיתוח של התקן MAX V.

5M570Z Pin Assignments לעיצוב דוגמהample 2 שימוש בערכת פיתוח התקן MAX V

הקצאות פינים 5M570Z
אוֹת	פִּין	אוֹת	פִּין
pb0	M9	LED[0]	P4
osc	M4	LED[1]	R1
קלק	P2	—	—

כדי להדגים עיצוב זה בערכת הפיתוח של MAX V, בצע את השלבים הבאים

1. חבר את כבל ה-USB למחבר ה-USB כדי להפעיל את המכשיר.
2. הורד את העיצוב למכשיר MAX V דרך כבל ההורדה המשובץ של Intel FPGA.
3. שים לב לנוריות המהבהבות (LED[0] ו-LED[1]). לחיצה על pb0 בלוח ההדגמה משביתה את המתנד הפנימי והנוריות המהבהבות יקפאו במצבן הנוכחי.

היסטוריית תיקונים של מסמך עבור AN 496: שימוש בליבת ה-IP של המתנד הפנימי

תַאֲרִיך	גִרְסָה	שינויים
נובמבר 2017	2017.11.06	נוספה תמיכה עבור המכשירים הבאים: ציקלון III ציקלון IV ציקלון V אינטל ציקלון 10 GX אינטל Cyclone 10 LP Arria II GX אריה V Intel Arria 10 Stratix V Intel Stratix 10 שינה את כותרת המסמך מ שימוש במתנד הפנימי בסדרת Altera MAX אֶל שימוש בליבת ה-IP של המתנד הפנימי לכלול מכשירים נתמכים אחרים. מותג מחדש כאינטל.
נובמבר 2014	2014.11.04	עדכן את התדר עבור מתנד פנימי בלתי מחולק ושעון פלט מערכי תדר מתנד פנימי עבור התקני MAX 10 בטבלת טווח התדרים עבור התקני Altera נתמכים.
ספטמבר 2014	2014.09.22	נוספו MAX 10 מכשירים.
ינואר 2011	2.0	עודכן לכלול התקני MAX V.
דצמבר 2007	1.0	שחרור ראשוני.

תְעוּדַת זֶהוּת: 683653
גִרְסָה: 2017.11.06

מסמכים / משאבים

intel AN 496 באמצעות ליבת ה-IP של המתנד הפנימי [pdfהוראות AN 496 באמצעות ליבת מתנד IP פנימית, AN 496, שימוש בליבת IP של מתנד פנימי, ליבת IP מתנד פנימית, ליבת IP מתנד, ליבת IP, ליבה

הפניות

• מדריך למשתמש