intel AN 496 Օգտագործելով ներքին տատանվող IP Core

Օգտագործելով ներքին Oscillator IP Core

Աջակցվող Intel® սարքերն առաջարկում են եզակի ներքին տատանողական հատկություն: Ինչպես ցույց է տրված դիզայնում նախկինումampԻնչպես նկարագրված է այս հավելվածի գրառման մեջ, ներքին օսլիլատորները հիանալի ընտրություն են կատարում այնպիսի նախագծերի իրականացման համար, որոնք պահանջում են ժամացույց, դրանով իսկ խնայելով ինքնաթիռի տարածքը և արտաքին ժամացույցի սխեմաների հետ կապված ծախսերը:

Առնչվող տեղեկատվություն

• Դիզայն Example MAX® II-ի համար
  • Ապահովում է MAX® II դիզայնը files այս դիմումի գրության համար (AN 496):
• Դիզայն Example MAX® V-ի համար
  • Ապահովում է MAX® V դիզայնը files այս դիմումի գրության համար (AN 496):
• Դիզայն Example Intel MAX® 10-ի համար
  • Ապահովում է Intel MAX® 10 դիզայնը files այս դիմումի գրության համար (AN 496):

Ներքին օսցիլատորներ

Դիզայնների մեծ մասը պահանջում է ժամացույց նորմալ աշխատանքի համար: Դուք կարող եք օգտագործել ներքին oscillator IP միջուկը ժամացույցի աղբյուրի համար օգտագործողի ձևավորման կամ վրիպազերծման նպատակներով: Ներքին օցիլյատորով Intel-ի աջակցվող սարքերը չեն պահանջում արտաքին ժամացույցի սխեմաներ: ՆախampԴուք կարող եք օգտագործել ներքին օսլիլատորը՝ LCD կարգավորիչի, համակարգի կառավարման ավտոբուսի (SMBus) կարգավորիչի կամ որևէ այլ միջերեսային արձանագրության ժամացույցի պահանջները բավարարելու կամ իմպուլսային լայնության մոդուլատորի ներդրման համար: Սա օգնում է նվազագույնի հասցնել բաղադրիչների քանակը, տախտակի տարածքը և նվազեցնել համակարգի ընդհանուր արժեքը: Դուք կարող եք ինստրուկտավորել ներքին օսցիլյատորը՝ առանց օգտագործողի ֆլեշ հիշողությունը (UFM) օրինականացնելու՝ օգտագործելով աջակցվող Intel սարքերի տատանվող IP միջուկը Intel Quartus® Prime ծրագրաշարում MAX® II և MAX V սարքերի համար: Intel MAX 10 սարքերի համար տատանիչներն առանձին են UFM-ից: Օսլիլատորի ելքային հաճախականությունը՝ osc, կազմում է ներքին օսլիլատորի չբաժանված հաճախականության մեկ չորրորդը։

Հաճախականության միջակայքը աջակցվող Intel սարքերի համար

Սարքեր	Արդյունք ժամացույց ներքին օսցիլատորից (1) (ՄՀց)
MAX II	3.3-5.5
ՄԱՔՍ Վ	3.9-5.3
Intel MAX 10	55 – 116 (2), 35 – 77 (3)

1. Ներքին oscillator IP միջուկի ելքային պորտը osc է MAX II և MAX V սարքերում, և clkout բոլոր այլ աջակցվող սարքերում:

Սարքեր	Արդյունք ժամացույց ներքին օսցիլատորից (1) (ՄՀց)
Cyclone® III (4)	80 (առավելագույն)
Ցիկլոն IV	80 (առավելագույն)
Ցիկլոն Վ	100 (առավելագույն)
Intel Cyclone 10 GX	100 (առավելագույն)
Intel Cyclone 10 LP	80 (առավելագույն)
Arria® II GX	100 (առավելագույն)
Արրիա Վ	100 (առավելագույն)
Intel Arria 10	100 (առավելագույն)
Stratix® V	100 (առավելագույն)
Intel Stratix 10	170-230

1. Ներքին oscillator IP միջուկի ելքային պորտը osc է MAX II և MAX V սարքերում, և clkout բոլոր այլ աջակցվող սարքերում:
2. 10M02, 10M04, 10M08, 10M16 և 10M25 համարների համար:
3. 10M40 և 10M50 համար:
4. Աջակցվում է Intel Quartus Prime ծրագրային ապահովման 13.1 և ավելի վաղ տարբերակում:

Ներքին օսցիլատորը որպես UFM-ի մաս MAX II և MAX V սարքերի համար

Ներքին օսլիլատորը Ծրագրի ջնջման վերահսկման բլոկի մի մասն է, որը վերահսկում է UFM-ի ծրագրավորումը և ջնջումը: Տվյալների ռեգիստրը պահում է UFM-ից ուղարկվող կամ առբերվող տվյալները: Հասցեների ռեգիստրը պահում է այն հասցեն, որտեղից ստացվում են տվյալները կամ հասցեն, որում գրված են տվյալները: UFM բլոկի ներքին օսլիլատորը միացված է, երբ կատարվում է ERASE, PROGRAM և READ գործողությունը:

Փին նկարագրություն ներքին տատանվող IP միջուկի համար

Ազդանշան	Նկարագրություն
oscena	Օգտագործեք ներքին oscillator-ը միացնելու համար: Մուտքագրեք բարձր՝ տատանվողը միացնելու համար:
osc/clkout (5)	Ներքին օսլիլատորի ելքը:

Օգտագործելով ներքին օսցիլատորը MAX II և MAX V սարքերում

Ներքին oscillator-ն ունի մեկ մուտք՝ oscena, և մեկ ելք՝ osc: Ներքին օսլիլատորը ակտիվացնելու համար օգտագործեք oscena-ն: Երբ միացված է, հաճախականությամբ ժամացույցը հասանելի է դառնում ելքի վրա: Եթե ​​oscena-ն իջեցված է, ապա ներքին oscillator-ի ելքը հաստատուն բարձր է:

Ներքին օսլիլատորի օրինականացման համար հետևեք այս քայլերին

1. Intel Quartus Prime ծրագրաշարի Գործիքներ ընտրացանկում սեղմեք IP կատալոգ:
2. Գրադարան կատեգորիայի ներքո ընդլայնեք Հիմնական գործառույթները և I/O:
3. Ընտրեք MAX II/MAX V oscillator և Add սեղմելուց հետո հայտնվում է IP Parameter Editor-ը: Այժմ կարող եք ընտրել տատանվող ելքային հաճախականությունը:
4. Սիմուլյացիոն գրադարաններում մոդելը fileներ, որոնք պետք է ներառվեն, նշված են: Սեղմեք Հաջորդը:
5. Ընտրեք files ստեղծվելիք. Սեղմեք Ավարտել: Ընտրվածը files-ն ստեղծվում է և կարող է մուտք գործել ելքից file թղթապանակ. Այն բանից հետո, երբ տեղադրման կոդը ավելացվի file, oscena-ի մուտքագրումը պետք է կատարվի որպես մետաղալար և նշանակվի որպես «1» տրամաբանական արժեք՝ տատանվողին միացնելու համար:

Օգտագործելով ներքին օսցիլյատորը բոլոր աջակցվող սարքերում (բացառությամբ MAX II և MAX V սարքերի)

Ներքին oscillator-ն ունի մեկ մուտք՝ oscena, և մեկ ելք՝ osc: Ներքին օսլիլատորը ակտիվացնելու համար օգտագործեք oscena-ն: Երբ միացված է, հաճախականությամբ ժամացույցը հասանելի է դառնում ելքի վրա: Եթե ​​oscena-ն իջեցվում է ցածր, ապա ներքին oscillator-ի ելքը հաստատուն ցածր է:

Ներքին օսլիլատորի օրինականացման համար հետևեք այս քայլերին

1. Intel Quartus Prime ծրագրաշարի Գործիքներ ընտրացանկում սեղմեք IP կատալոգ:
2. Գրադարան կատեգորիայի ներքո ընդլայնեք Հիմնական գործառույթները և կազմաձևման ծրագրավորումը:
3. Ընտրեք Internal Oscillator (կամ Intel FPGA S10 Configuration Clock Intel Stratix 10 սարքերի համար) և Ավելացնել սեղմելուց հետո հայտնվում է IP Parameter Editor-ը։
4. Նոր IP օրինակ երկխոսության վանդակում.
   • Սահմանեք ձեր IP-ի վերին մակարդակի անունը:
   • Ընտրեք Սարքի ընտանիքը:
   • Ընտրեք Սարքը:
5. Սեղմեք OK:
6. HDL ստեղծելու համար սեղմեք «Ստեղծել HDL»:
7. Կտտացրեք Ստեղծել:

Ընտրվածը files-ն ստեղծվում է և կարող է մուտք գործել ելքից file թղթապանակը, ինչպես նշված է ելքային գրացուցակի ճանապարհին: Այն բանից հետո, երբ տեղադրման կոդը ավելացվի file, oscena-ի մուտքագրումը պետք է կատարվի որպես մետաղալար և նշանակվի որպես «1» տրամաբանական արժեք՝ տատանվողին միացնելու համար:

Իրականացում

Դուք կարող եք իրականացնել այս դիզայնը նախկինումamples MAX II, MAX V և Intel MAX 10 սարքերով, որոնք բոլորն ունեն ներքին oscillator ֆունկցիա: Իրականացումը ներառում է ներքին օսլիլատորի ֆունկցիայի ցուցադրում՝ տատանվող ելքը վերագրելով հաշվիչին և գործարկելով ընդհանուր նշանակության I/O (GPIO) կապերը MAX II, MAX V և Intel MAX 10 սարքերում:

Դիզայն Example 1. MDN-82 դեմո տախտակի թիրախավորում (MAX II սարքեր)

Դիզայն Example 1-ը նախատեսված է LED-ները շարժելու համար՝ ստեղծելով ոլորման էֆեկտ՝ դրանով իսկ ցուցադրելով ներքին օսլիլատորը՝ օգտագործելով MDN-82 ցուցադրական տախտակը:

EPM240G Pin Assignments for Design Example 1 Օգտագործելով MDN-82 Demo Board

EPM240G Pin Հանձնարարություններ
Ազդանշան	Փին	Ազդանշան	Փին
d2	Պինդ 69	d3	Պինդ 40
d5	Պինդ 71	d6	Պինդ 75
d8	Պինդ 73	d10	Պինդ 73
d11	Պինդ 75	d12	Պինդ 71
d4_1	Պինդ 85	d4_2	Պինդ 69
d7_1	Պինդ 87	d7_2	Պինդ 88
d9_1	Պինդ 89	d9_2	Պինդ 90
sw9	Պինդ 82	—	—

Նշանակե՛ք չօգտագործված փիները, ինչպես նշված է Intel Quartus Prime ծրագրային ապահովման մեջ:

Այս դիզայնը MDN-B2 ցուցադրական տախտակի վրա ցուցադրելու համար հետևեք այս քայլերին

1. Միացրեք ցուցադրական տախտակի սնուցումը (օգտագործելով SW1 սլայդ անջատիչը):
2. Ներբեռնեք դիզայնը MAX II CPLD-ի վրա J-ի միջոցովTAG վերնագիր JP5 ցուցադրական տախտակի վրա և սովորական ծրագրավորման մալուխ (Intel FPGA Parallel Port Cable կամ Intel FPGA Download Cable): SW4-ը ցուցադրական տախտակի վրա սեղմված պահեք ծրագրավորման գործընթացի մեկնարկից առաջ և ընթացքում: Ավարտելուց հետո անջատեք հոսանքը և հանեք JTAG միակցիչ.
3. Դիտեք ոլորման LED հաջորդականությունը կարմիր LED-ների և երկգույն LED-ների վրա: Սեղմելով SW9-ը ցուցադրական տախտակի վրա, անջատվում է ներքին oscillator-ը, և ոլորող LED-ները կսառչեն իրենց ընթացիկ դիրքերում:

Դիզայն Example 2. թիրախավորում MAX V սարքի մշակման հավաքածուն

Դիզայնում Example 2, oscillator ելքային հաճախականությունը բաժանվում է 221-ի, նախքան 2-բիթանոց հաշվիչը ժամացույց անելը: Այս 2-բիթանոց հաշվիչի ելքը օգտագործվում է լուսադիոդները քշելու համար՝ դրանով իսկ ցուցադրելով MAX V սարքի մշակման հավաքածուի ներքին տատանողականությունը:

5M570Z Pin Assignments for Design Example 2 Օգտագործելով MAX V Սարքի մշակման հավաքածու

5M570Z Pin Հանձնարարություններ
Ազդանշան	Փին	Ազդանշան	Փին
pb0	M9	LED[0]	P4
osc	M4	LED[1]	R1
clk	P2	—	—

Այս դիզայնը MAX V մշակման հավաքածուի վրա ցուցադրելու համար հետևեք այս քայլերին

1. Միացրեք USB մալուխը USB միակցիչի մեջ՝ սարքը միացնելու համար:
2. Ներբեռնեք դիզայնը MAX V սարքի վրա՝ ներկառուցված Intel FPGA Ներբեռնման մալուխի միջոցով:
3. Դիտեք թարթող լուսադիոդները (LED[0] և LED[1]): Սեղմելով pb0-ը ցուցադրական տախտակի վրա, անջատվում է ներքին օսլիլատորը, և թարթող LED-ները կսառչեն իրենց ներկայիս վիճակում:

Փաստաթղթերի վերանայման պատմություն AN 496-ի համար. օգտագործելով ներքին տատանվող IP միջուկը

Ամսաթիվ	Տարբերակ	Փոփոխություններ
2017 թվականի նոյեմբեր	2017.11.06	Ավելացվեց աջակցություն հետևյալ սարքերի համար. III ցիկլոն Ցիկլոն IV Ցիկլոն Վ Intel Cyclone 10 GX Intel Cyclone 10 LP Arria II GX Արրիա Վ Intel Arria 10 Stratix V Intel Stratix 10 Փոխվել է փաստաթղթի վերնագիրը Altera MAX շարքի ներքին օսլիլատորի օգտագործումը դեպի Օգտագործելով ներքին Oscillator IP Core ներառել այլ աջակցվող սարքեր: Rebranded որպես Intel.
2014 թվականի նոյեմբեր	2014.11.04	Աջակցվող Altera սարքերի հաճախականությունների տիրույթի աղյուսակում թարմացվել է չբաժանվող ներքին տատանվողի և ելքային ժամացույցի հաճախականությունը՝ ներքին տատանվող հաճախականության արժեքներից MAX 10 սարքերի համար:
2014 թվականի սեպտեմբեր	2014.09.22	Ավելացվել է MAX 10 սարք:
2011 թվականի հունվար	2.0	Թարմացվել է՝ ներառելու MAX V սարքերը:
2007 թվականի դեկտեմբեր	1.0	Նախնական թողարկում.

ID: 683653
Տարբերակ: 2017.11.06

Փաստաթղթեր / ռեսուրսներ

intel AN 496 Օգտագործելով ներքին տատանվող IP Core [pdfՀրահանգներ AN 496, օգտագործելով ներքին օսցիլատորի IP միջուկը, AN 496, օգտագործելով ներքին օսցիլատորի IP միջուկը, ներքին օսցիլատորի IP միջուկը, օսցիլատորի IP միջուկը, IP միջուկը, միջուկը

Հղումներ

• Օգտագործողի ձեռնարկ