Сыртқы жад интерфейстері Intel Stratix 10 FPGA IP Design Example
Дизайн Example Сыртқы жад интерфейстеріне арналған жылдам бастау нұсқаулығы Intel® Stratix® 10 FPGA IP
Жаңа интерфейс және автоматтандырылған дизайн, мысалыample ағыны Intel® Stratix® 10 сыртқы жад интерфейстері үшін қол жетімді. Эксample Параметрлер өңдегішіндегі Дизайндар қойындысы синтез мен модельдеуді құруды көрсетуге мүмкіндік береді file EMIF IP мекенжайын тексеру үшін пайдалануға болатын жиындар. Сіз бұрынғыны жасай аласызampIntel FPGA әзірлеу жинағы немесе сіз жасайтын кез келген EMIF IP үшін арнайы дизайн.
Сурет 1. Жалпы дизайн Example Жұмыс процестері
Сурет 2. EMIF құру ExampIntel Stratix 10 әзірлеу жинағы бар дизайн
EMIF жобасын жасау
Intel Quartus® Prime бағдарламалық құралының 17.1 және одан кейінгі нұсқасы үшін EMIF IP мекенжайын және бұрынғы дизайнды жасамас бұрын Intel Quartus Prime жобасын жасауыңыз керек.ampле.
- Intel Quartus Prime бағдарламалық құралын іске қосыңыз және таңдаңыз File ➤ Жаңа жоба шебері. Келесі түймесін басыңыз.
- Жасалғыңыз келетін жоба үшін каталог пен nme көрсетіңіз. Келесі түймесін басыңыз.
- Бос жоба таңдалғанын тексеріңіз. «Келесі» түймесін екі рет басыңыз.
- Атау сүзгісі астында құрылғы бөлігінің нөмірін теріңіз.
- Қолжетімді құрылғылар астында сәйкес құрылғыны таңдаңыз.
- Аяқтау түймесін басыңыз.
EMIF IP құру және конфигурациялау
Келесі қадамдар EMIF IP мекенжайын жасау және конфигурациялау жолын көрсетеді. Бұл шолу DDR4 интерфейсін жасайды, бірақ қадамдар басқа протоколдар үшін ұқсас.
- IP каталогы терезесінде Intel Stratix 10 External Memory Interfaces таңдаңыз. (Егер IP каталогы терезесі көрінбесе, таңдаңыз View ➤ Windows утилитасы ➤ IP каталогы.)
- IP параметрі өңдегішінде EMIF IP үшін нысан атауын беріңіз (мұнда берген атау келесіге айналады: file IP атауы) және каталогты көрсетіңіз. Жасау түймесін басыңыз.
- Параметр өңдегішінде EMIF орындалуын көрсету үшін параметрлерді конфигурациялау қажет бірнеше қойынды бар:
Intel Stratix 10 EMIF параметр өңдегішінің нұсқаулары
Кесте 1. EMIF параметрін өңдеуші нұсқаулары
| Параметрлер өңдегіш қойындысы | Әдістемелік нұсқаулар |
| Жалпы | Келесі параметрлердің дұрыс енгізілгеніне көз жеткізіңіз:
• Құрылғының жылдамдық дәрежесі. • Жад жиілігі. • PLL анықтамалық тактілік жиілігі. |
| Жад | • Параметрлерді жад құрылғысына енгізу үшін деректер парағын қараңыз Жад қойындысы.
• Сондай-ақ ALERT# істікшелі үшін арнайы орынды енгізуіңіз керек. (Тек DDR4 жад протоколына қолданылады.) |
| Мем енгізу/шығару | • Бастапқы жобаны зерттеу үшін мына жерде әдепкі параметрлерді пайдалануға болады
Мем енгізу/шығару қойындысы. • Жетілдірілген дизайнды тексеру үшін оңтайлы аяқтау параметрлерін алу үшін тақта симуляциясын орындау керек. |
| FPGA енгізу/шығару | • Бастапқы жобаны зерттеу үшін мына жерде әдепкі параметрлерді пайдалануға болады
FPGA енгізу/шығару қойындысы. • Жетілдірілген дизайнды тексеру үшін сәйкес енгізу/шығару стандарттарын таңдау үшін байланысты IBIS үлгілерімен тақта симуляциясын орындау керек. |
| Mem Timeing | • Бастапқы жобаны зерттеу үшін мына жерде әдепкі параметрлерді пайдалануға болады
Mem Timeing қойындысы. • Жетілдірілген дизайнды тексеру үшін жад құрылғысының деректер парағына сәйкес параметрлерді енгізу керек. |
| Басқарма | • Бастапқы жобаны зерттеу үшін мына жерде әдепкі параметрлерді пайдалануға болады
Басқарма қойындысы. • Жетілдірілген дизайнды растау және дәл уақытты жабу үшін дәл таңбааралық кедергі (ISI)/ айқас және тақта мен буманың қисаюы туралы ақпаратты алу үшін тақта симуляциясын орындап, оны экранға енгізу керек. Басқарма қойындысы. |
| Контроллер | Контроллердің параметрлерін жад контроллері үшін қажетті конфигурацияға және әрекетке сәйкес орнатыңыз. |
| Диагностика | параметріндегі параметрлерді пайдалануға болады Диагностика жад интерфейсін тексеруге және жөндеуге көмектесу үшін қойынды. |
| Example Дизайндар | The Example Дизайндар қойындысы бұрынғы дизайнды жасауға мүмкіндік бередіampсинтез және модельдеу үшін. Жасалған дизайн бұрынғыample — EMIF IP мекенжайынан және жад интерфейсін тексеру үшін кездейсоқ трафикті генерациялайтын драйверден тұратын толық EMIF жүйесі. |
Жеке параметрлер туралы толық ақпаратты Intel Stratix 10 сыртқы жад интерфейстері IP пайдаланушы нұсқаулығындағы жад протоколына сәйкес тарауды қараңыз.
Синтезделетін EMIF дизайнын жасау Example
Intel Stratix 10 әзірлеу жинағы үшін Intel Stratix 10 EMIF IP параметрлерінің көпшілігін әдепкі мәндерінде қалдыру жеткілікті. Синтезделетін дизайнды жасау үшін, мысалыample, мына қадамдарды орындаңыз:
- Диагностика қойындысында қол жетімді отладтау мүмкіндіктеріне қатынасты қамтамасыз ету үшін EMIF жөндеу құралдары жинағы/чиптегі жөндеу портын және жүйедегі көздер мен зондтарды қосыңыз.
- Бұрынғыample Дизайндар қойындысында Синтез өрісіне құсбелгі қойылғанын тексеріңіз.
- EMIF IP мекенжайын конфигурациялаңыз және Ex Generate түймесін басыңызample Дизайн терезенің жоғарғы оң жақ бұрышында.
- EMIF дизайны үшін каталогты көрсетіңіз, мысалыample және OK түймесін басыңыз. EMIF дизайнының сәтті генерациясы бұрынғыample келесіні жасайды fileqii каталогында орнатылады.
Сурет 3. Жасалған синтезделетін дизайн Example File Құрылымы
Ескерту: Модельдеу немесе Синтез құсбелгісін қоймасаңыз, тағайындалған каталогта Platform Designer дизайны болады. files, олар тікелей Intel Quartus Prime бағдарламалық құралымен құрастырылмайды, бірақ болуы мүмкін viewPlatform Designer астында өңделеді немесе өңделеді. Бұл жағдайда синтез және модельдеу жасау үшін келесі пәрмендерді орындауға болады file жинақтар.
- Құрастырылатын жобаны жасау үшін тағайындалған каталогта quartus_sh -t make_qii_design.tcl сценарийін іске қосу керек.
- Модельдеу жобасын жасау үшін тағайындалған каталогта quartus_sh -t make_sim_design.tcl сценарийін іске қосу керек.
Қатысты ақпарат
- Синтез Example Дизайн 19-бетте
- DDR10 үшін Intel Stratix 3 EMIF IP параметрінің сипаттамалары
- DDR10 үшін Intel Stratix 4 EMIF IP параметрінің сипаттамалары
- QDRII/II+/Xtreme үшін Intel Stratix 10 EMIF IP параметрінің сипаттамалары
- QDR-IV үшін Intel Stratix 10 EMIF IP параметрінің сипаттамалары
- RLDRAM 10 үшін Intel Stratix 3 EMIF IP параметрінің сипаттамалары
EMIF дизайнын жасау ExampМодельдеу үшін
Intel Stratix 10 әзірлеу жинағы үшін Intel Stratix 10 EMIF IP параметрлерінің көпшілігін әдепкі мәндерінде қалдыру жеткілікті. Дизайнды жасау үшін, мысалыampүшін
модельдеу үшін мына қадамдарды орындаңыз:
- Диагностика қойындысында екі калибрлеу режимінің бірін таңдауға болады: Калибрлеуді өткізіп жіберу және Толық калибрлеу. (Осы режимдер туралы егжей-тегжейлі ақпаратты осы тараудың кейінгі жағындағы «Симуляцияға қарсы аппараттық құралдарды іске асыру» бөлімінен қараңыз.) Модельдеу уақытын қысқарту үшін жылдам модельдеу үшін Abstract PHY параметрін таңдаңыз.
- БұрынғыampДизайндар қойындысында Модельдеу ұяшығына құсбелгі қойылғанын тексеріңіз. Сондай-ақ, Verilog немесе VHDL сияқты қажетті Simulation HDL пішімін таңдаңыз.
- EMIF IP мекенжайын конфигурациялаңыз және Ex Generate түймесін басыңызample Дизайн терезенің жоғарғы оң жақ бұрышында.
- EMIF дизайны үшін каталогты көрсетіңіз, мысалыample және OK түймесін басыңыз.
EMIF дизайнының сәтті генерациясы бұрынғыample бірнеше жасайды file sim/ed_sim каталогында қолдау көрсетілетін әртүрлі тренажерларға арналған жиынтықтар.
Сурет 4. Жасалған модельдеу дизайны Example File Құрылымы
Ескерту: Модельдеу немесе синтез құсбелгісін қоймасаңыз, тағайындалған каталогта Platform Designer дизайны болады. files, олар тікелей Intel Quartus Prime бағдарламалық құралымен құрастырылмайды, бірақ болуы мүмкін viewPlatform Designer астында өңделеді немесе өңделеді. Бұл жағдайда синтез және модельдеу жасау үшін келесі пәрмендерді орындауға болады file жинақтар.
- Құрастырылатын жобаны жасау үшін тағайындалған каталогта quartus_sh -t make_qii_design.tcl сценарийін іске қосу керек.
- Модельдеу жобасын жасау үшін тағайындалған каталогта quartus_sh -t make_sim_design.tcl сценарийін іске қосу керек.
Қатысты ақпарат
• Модельдеу Мысample Дизайн қосулы
• Intel Stratix 10 EMIF IP – имитациялау жады IP
• Simulation Versus Hardware Implementation қосулы
Модельдеу және аппараттық қамтамасыз ету
Сыртқы жад интерфейсін модельдеу үшін IP құру кезінде Диагностика қойындысында калибрлеуді өткізіп жіберуді немесе толық калибрлеуді таңдауға болады.
EMIF модельдеу үлгілері
Бұл кесте өтпелі калибрлеу мен толық калибрлеу үлгілерінің сипаттамаларын салыстырады.
Кесте 2. EMIF модельдеу үлгілері: Толық калибрлеуге қарсы калибрлеуді өткізіп жіберу
| Калибрлеуді өткізіп жіберу | Толық калибрлеу |
| Пайдаланушы логикасына назар аударатын жүйелік деңгейдегі модельдеу. | Калибрлеуге бағытталған жад интерфейсін модельдеу. |
| Калибрлеу мәліметтері түсірілмеген. | Барлық s түсіредіtagкалибрлеу. |
| Деректерді сақтау және алу мүмкіндігі бар. | Нивелирлеу, әр биттік қисаю және т.б. қамтиды. |
| Нақты тиімділікті білдіреді. | |
| Тақтаның қисаюын қарастырмайды. | |
RTL симуляциясына қарсы аппараттық қамтамасыз ету
Бұл кесте EMIF симуляциясы мен аппараттық құралды іске асыру арасындағы негізгі айырмашылықтарды көрсетеді.
3-кесте. EMIF RTL модельдеуінің аппараттық қамтамасыз етудің орындалуы
| RTL симуляциясы | Аппараттық қамтамасыз ету |
| Nios® баптандыру және калибрлеу коды параллель орындалады. | Nios инициализациясы және калибрлеу коды дәйекті түрде орындалады. |
| Интерфейстер симуляцияда бір уақытта cal_done сигнал сигналын бекітеді. | Слесарь операциялары калибрлеу ретін анықтайды және интерфейстер бір уақытта cal_done деп бекітпейді. |
Дизайн қолданбасы үшін трафик үлгілеріне негізделген RTL модельдеулерін іске қосу керек. RTL симуляциясы PCB ізінің кідірістерін модельдемейтінін ескеріңіз, бұл RTL симуляциясы мен аппараттық құралды іске асыру арасындағы кідірістің сәйкессіздігін тудыруы мүмкін.
ModelSim көмегімен сыртқы жад интерфейсінің IP моделін жасау
Бұл процедура EMIF дизайнын имитациялау әдісін көрсетедіampле.
- Mentor Graphics* ModelSim бағдарламалық құралын іске қосып, таңдаңыз File ➤ Каталогты өзгерту. Жасалған дизайндағы sim/ed_sim/mentor каталогына өтіңіз, мысалыample папка.
- Транскрипт терезесі экранның төменгі жағында көрсетілгенін тексеріңіз. Транскрипт терезесі көрінбесе, оны басу арқылы көрсетіңіз View ➤ Транскрипт.
- Транскрипт терезесінде msim_setup.tcl көзін іске қосыңыз.
- msim_setup.tcl көзі іске қосылғаннан кейін транскрипт терезесінде ld_debug іске қосыңыз.
- ld_debug іске қосуды аяқтағаннан кейін, Объектілер терезесі көрсетілгенін тексеріңіз. Егер Объектілер терезесі көрінбесе, оны басу арқылы көрсетіңіз View ➤ Объектілер.
- Нысандар терезесінде тінтуірдің оң жақ түймешігімен басып, Толқын қосу пәрменін таңдау арқылы модельдегіңіз келетін сигналдарды таңдаңыз.
- Модельдеу үшін сигналдарды таңдауды аяқтағаннан кейін, VTranscript терезесінде run -all пәрменін орындаңыз. Модельдеу аяқталғанша орындалады.
- Модельдеу көрінбесе, түймесін басыңыз View ➤ Толқын.
Қатысты ақпарат
Intel Stratix 10 EMIF IP – имитациялау жады IP
Intel Stratix 10 EMIF IP үшін түйреуіштерді орналастыру
Бұл тақырып түйреуіштерді орналастыру бойынша нұсқауларды береді.
Біттіview
Intel Stratix 10 FPGA келесі құрылымға ие:
- Әрбір құрылғыда 2 және 3 енгізу/шығару бағандары бар.
- Әрбір енгізу/шығару бағанында 12-ге дейін енгізу/шығару банктері болады.
- Әрбір енгізу/шығару банкі 4 жолақты қамтиды.
- Әрбір жолда 12 жалпы мақсаттағы енгізу/шығару (GPIO) істіктері бар.
Жалпы түйреуіш нұсқаулары
Келесі тармақтар жалпы пин нұсқауларын береді:
- Берілген сыртқы жад интерфейсіне арналған түйреуіштер бір енгізу/шығару бағанында орналасқанына көз жеткізіңіз.
- Бірнеше банктерді қамтитын интерфейстер келесі талаптарға сай болуы керек:
- Банктер бір-біріне жақын орналасуы керек. Көрші банктер туралы ақпаратты Intel Stratix 10 сыртқы жад интерфейстері IP пайдаланушы нұсқаулығынан қараңыз.
- Мекенжай мен командалар банкі кешіктіруді азайту үшін орталық банкте болуы керек. Жад интерфейсі жұп санды банктерді пайдаланса, мекенжай және командалар банкі екі орталық банктердің кез келгенінде болуы мүмкін.
- Пайдаланылмаған түйреуіштерді жалпы мақсаттағы енгізу/шығару түйреуіштері ретінде пайдалануға болады.
- Барлық мекенжай, пәрмен және байланысты түйреуіштер бір банкте болуы керек.
- Мекенжай, пәрмен және деректер түйреуіштері банкті келесі шарттарда ортақ пайдалана алады:
- Мекенжай, пәрмен және деректер түйреуіштері енгізу/шығару жолағын ортақ пайдалана алмайды.
- Деректер түйреуіштері үшін мекенжайдағы және пәрмендер банкіндегі пайдаланылмаған енгізу/шығару жолағын ғана пайдалануға болады.
Кесте 4. Жалпы түйреуіш шектеулері
| Сигнал түрі | Шектеу |
| Data Strobe | DQ тобына жататын барлық сигналдар бір енгізу/шығару жолағында орналасуы керек. |
| Деректер | Қатысты DQ түйреуіштері бір енгізу/шығару жолағында орналасуы керек. Екі жақты деректер желілерін қолдамайтын хаттамалар үшін оқу сигналдарын жазу сигналдарынан бөлек топтастыру керек. |
| Мекенжай және пәрмен | Мекенжай және пәрмен түйреуіштері енгізу/шығару банкінде алдын ала анықталған орындарда орналасуы керек. |
Көршілес банктер
Банктер іргелес болып есептелуі үшін олар бір енгізу/шығару бағанында тұруы керек. Банктердің іргелес екенін анықтау үшін Stratix 10 Жалпы мақсат I бөлімінде орналасқан Stratix 10 құрылғыларындағы модульдік енгізу/шығару банктерінің орны мен түйреуіш сандарын қараңыз. /О
Пайдаланушы нұсқаулығы.
Stratix 10 жалпы мақсаттағы енгізу/шығару пайдаланушы нұсқаулығындағы кестелерге сілтеме жасағанда, ' – ' таңбасы болмаса, барлық көрсетілген банктер іргелес деп болжауға болады; a ' – ' таңбасы банк пакетке байланысты емес екенін көрсетеді.
Тапсырмалар
Барлық EMIF енгізу/шығару түйреуіштерінің орындарын анықтау үшін құрылғының түйреуіштер кестесіне сілтеме жасау керек. Пиндер кестесіне сілтеме жасағанда банк нөмірлері, енгізу/шығару банкінің индекстері және пин атаулары беріледі. Мекенжай мен пәрмен түйреуіштеріне арналған пин индекстерін Intel FPGA құрылғысында орналасқан Stratix 10 схемалар кестесінен таба аласыз. webсайт. Сіз әртүрлі тәсілдермен түйреуіш тапсырмаларын орындай аласыз. Ұсынылатын әдіс - кейбір интерфейс сигналдарын қолмен шектеу және қалғанын Intel Quartus Prime Fitter басқаруына мүмкіндік беру. Бұл әдіс кейбір интерфейс түйреуіштерінің заңды орындарын табу және оларды .qsf арқылы тағайындау үшін пин кестелеріне кеңес беруден тұрады. file ол EMIF дизайнымен жасалады, мысалыampле. Енгізу/шығаруды орналастырудың бұл әдісі үшін келесі сигналдарды шектеу керек:
- CK0
- Әр топқа бір DQS пин
- PLL анықтамалық сағаты
- RZQ
Жоғарыда көрсетілген шектеулердің негізінде Intel Quartus Prime Fitter қажет болған жағдайда түйреуіштерді әрбір жолақ ішінде айналдырады. Келесі сурет бұрынғыны көрсетедіampКелесі таңдаулары бар DDR3 x72 интерфейсіне арналған пин тағайындаулары:
- Мекенжай мен пәрмен коды 2M банкіне орналастырылған және 3 жолақты қажет етеді.
- CK0 8М банкіндегі 2 түйреуішпен шектелген.
- PLL анықтамалық сағатының түйреуіштері 24M банкіндегі 25 және 2 түйреуіштермен шектелген.
- RZQ 26M банкіндегі 2 түйреуішпен шектелген.
- Деректер 2N, 2M және 2L банктерге орналастырылады және 9 жолақты қажет етеді.
- 1-4 DQS топтары 2N банкіне орналастырылады.
- DQS 0 тобы 2М банкінде орналастырылған.
- 5-8 DQS топтары 2L банкіне орналастырылған.
Сурет 5. Іске қосу тағайындаулары Мысample: DDR3 x73 интерфейсі
Бұл бұрынғыample, CK0 мәнін 8M банкіндегі 2 түйреуішке шектеу үшін .qsf файлына келесі жолды қосасыз file, сәйкес пин кестесіне негізделген:
Жоғарыдағы пин тағайындау пішімін барлық түйреуіштерге қолдануға болады:
Қатысты ақпарат
- Intel Stratix 10 құрылғыларындағы модульдік енгізу/шығару банктері
- Intel Stratix 10 EMIF IP DDR3
- DDR10 үшін Intel Stratix 4 EMIF IP
- QDRII/II+/Xtreme үшін Intel Stratix 10 EMIF IP
- QDR-IV үшін Intel Stratix 10 EMIF IP
- RLDRAM 10 үшін Intel Stratix 3 EMIF IP
Intel Stratix 10 EMIF дизайнын құрастыру және бағдарламалау Example
.qsf ішінде қажетті PIN тағайындауларын жасағаннан кейін file, сіз дизайнды құрастыра аласыз exampIntel Quartus Prime бағдарламалық құралында.
- Дизайнды қамтитын Intel Quartus Prime қалтасына өтіңізampкаталог.
- Intel Quartus Prime жобасын ашыңыз file, (.qpf).
- Компиляцияны бастау үшін Өңдеу ➤ Компиляцияны бастау түймешігін басыңыз. Компиляцияның сәтті аяқталуы .sof жасайды file, бұл дизайнды аппараттық құралда іске қосуға мүмкіндік береді.
- Құрылғыны құрастырылған дизайнмен бағдарламалау үшін Құралдар ➤ Бағдарламалаушы түймесін басу арқылы бағдарламашыны ашыңыз.
- Бағдарламалаушыда қолдау көрсетілетін құрылғыларды анықтау үшін Автоматты түрде анықтау түймесін басыңыз.
- Intel Stratix 10 құрылғысын таңдап, содан кейін Өзгерту опциясын таңдаңыз File.
- Жасалған ed_synth.sof файлына өтіңіз file және Ашу опциясын таңдаңыз.
- Intel Stratix 10 құрылғысын бағдарламалауды бастау үшін «Бастау» түймесін басыңыз. Құрылғы сәтті бағдарламаланғанда, терезенің жоғарғы оң жағындағы орындалу жолағы 100% (Сәтті) көрсетуі керек.
Intel Stratix 10 EMIF дизайнын жөндеу Example
EMIF Debug Toolkit сыртқы жад интерфейсінің конструкцияларын жөндеуге көмектесу үшін қол жетімді. Құралдар жинағы оқу және жазу жиектерін көрсетуге және көз диаграммаларын жасауға мүмкіндік береді. Intel Stratix 10 әзірлеу жинағын бағдарламалаған соң, оның жұмысын EMIF жөндеу құралдарының көмегімен тексеруге болады.
- EMIF жөндеу құралдары жинағын іске қосу үшін Құралдар ➤ Жүйені жөндеу құралдары ➤ Сыртқы жад интерфейсінің құралдар жинағы тармағына өтіңіз.
- Қосылымдарды инициализациялау түймешігін басыңыз.
- Жобаны құрылғыға байланыстыру түймесін басыңыз. Терезе пайда болады; дұрыс құрылғы таңдалғанын және дұрыс .sof екенін тексеріңіз file таңдалады.
- Жад интерфейсінің қосылымын жасау түймесін басыңыз. OK түймесін басу арқылы әдепкі параметрлерді қабылдаңыз.
Intel Stratix 10 әзірлеу жинағы енді EMIF жөндеу құралдары жинағымен жұмыс істеуге реттелген және сәйкес опцияны екі рет басу арқылы келесі есептердің кез келгенін жасауға болады:
- Калибрлеуді қайта іске қосыңыз. DQ/DQS тобына арналған калибрлеу күйін және әрбір DQ/DQS істікшесінің шеттерін қорытындылайтын калибрлеу есебін шығарады.
- Драйверді шектеу. Енгізу/шығару істікшесінің оқу және жазу шеттерін қорытындылайтын есепті шығарады. Бұл калибрлеу маржасынан ерекшеленеді, себебі драйвер маржасы калибрлеу кезінде емес, пайдаланушы режимінің трафигі кезінде түсіріледі.
- Көз диаграммасын құру. Калибрлеу деректерінің үлгілеріне негізделген әрбір DQ істікшесі үшін оқу және жазу диаграммаларын жасайды.
- Аяқтауды калибрлеу. Әр түрлі аяқтау мәндерін тексереді және әрбір аяқтау мәні қамтамасыз ететін шеттерді хабарлайды. Жад интерфейсі үшін оңтайлы аяқтауды таңдауға көмектесу үшін осы мүмкіндікті пайдаланыңыз.
Қатысты ақпарат
Intel Stratix 10 EMIF IP жөндеу
Дизайн Example Сыртқы жад интерфейстерінің сипаттамасы Intel Stratix 10 FPGA IP
EMIF IP мекенжайын параметрлеген және жасаған кезде жүйе модельдеу және синтездеу үшін каталогтарды жасайтынын көрсете аласыз. file жинайды және жасайды file автоматты түрде орнатады. Мыс. астында Модельдеу немесе Синтез опциясын таңдасаңызample Дизайн FileEx onample Designs қойындысында жүйе толық модельдеу жасайды file жиынтық немесе толық синтез file таңдауыңызға сәйкес орнатыңыз.
Синтез Example Дизайн
Синтез мысample дизайнында төмендегі суретте көрсетілген негізгі блоктар бар.
- Синтезделетін Avalon®-MM болып табылатын трафик генераторыample драйвері, ол мекенжайлардың параметрленген санына оқу мен жазудың псевдокездейсоқ үлгісін жүзеге асырады. Сондай-ақ трафик генераторы жазба деректерге сәйкес келетініне көз жеткізу үшін жадтан оқылған деректерді бақылайды және басқа жағдайда сәтсіздікті растайды.
- Жад интерфейсінің данасы, оған мыналар кіреді:
- Avalon-MM интерфейсі мен AFI интерфейсі арасында модерациялайтын жад контроллері.
- Оқу және жазу операцияларын орындау үшін жад контроллері мен сыртқы жад құрылғылары арасындағы интерфейс ретінде қызмет ететін PHY.
Сурет 6. Синтез Example Дизайн
Ping Pong PHY мүмкіндігін пайдаланып жатсаңыз, синтез мысample дизайны келесі суретте көрсетілгендей екі тәуелсіз контроллер және жалпы PHY арқылы екі тәуелсіз жад құрылғыларына командалар беретін екі трафик генераторын қамтиды.
Сурет 7. Синтез Example Ping Pong PHY үшін дизайн
RLDRAM 3 пайдалансаңыз, синтездегі трафик генераторы, мысалыample дизайн келесі суретте көрсетілгендей AFI көмегімен PHY-мен тікелей байланысады.
Сурет 8. Синтез Example RLDRAM 3 интерфейстеріне арналған дизайн
Ескертпе: Егер PLL ортақ пайдалану режимі, DLL ортақ пайдалану режимі немесе OCT ортақ пайдалану режимі параметрлерінің біреуі немесе бірнешеуі Бөліспейді параметрінен басқа кез келген мәнге орнатылса, синтездеу бұрынғыample дизайнында екі трафик генераторы/жад интерфейсінің даналары болады. Екі трафик генераторы/жад интерфейсінің даналары параметр параметрлерімен анықталған ортақ PLL/DLL/OCT қосылымдары арқылы ғана байланысты. Трафик генераторы/жад интерфейсінің даналары осындай қосылымдарды өзіңіздің дизайныңызда қалай жасауға болатынын көрсетеді.
Ескерту: Intel Quartus Prime стандартты шығарылымының пайдаланушы нұсқаулығында сипатталған үшінші тарап синтезі ағыны: Үшінші тарап синтезі EMIF IP үшін қолдау көрсетілетін ағын болып табылмайды.
Қатысты ақпарат
Синтезделетін EMIF дизайнын жасау Example le
Модельдеу Мысample Дизайн
Модельдеу бұрынғыample дизайнында келесі суретте көрсетілген негізгі блоктар бар.
- Синтез данасы, мысалыample дизайн. Алдыңғы бөлімде сипатталғандай, синтез эксample дизайнында трафик генераторы және жад интерфейсінің данасы бар. Бұл блоктар әдепкі бойынша жылдам модельдеуге сәйкес келетін абстрактілі модельдеу үлгілері болып табылады.
- Жад протоколының сипаттамаларына сәйкес келетін жалпы үлгі ретінде әрекет ететін жад үлгісі. Жиі жад жеткізушілері олардың ішінен жүктеп алуға болатын нақты жад құрамдастары үшін модельдеу үлгілерін ұсынады webсайттар.
- Жалпы өту немесе сәтсіздік туралы сигнал беру үшін сыртқы жад интерфейсі IP және трафик генераторынан күй сигналдарын бақылайтын күй тексерушісі.
Сурет 9. Модельдеу Example Дизайн
Пинг-понг PHY мүмкіндігін пайдалансаңыз, модельдеу бұрынғыample дизайны келесі суретте көрсетілгендей екі тәуелсіз контроллер және жалпы PHY арқылы екі тәуелсіз жад құрылғыларына командалар беретін екі трафик генераторын қамтиды.
Сурет 10. Модельдеу Example Ping Pong PHY үшін дизайн
RLDRAM 3 пайдалансаңыз, модельдеудегі трафик генераторы, мысалыample дизайн келесі суретте көрсетілгендей AFI көмегімен PHY-мен тікелей байланысады.
Сурет 11. Модельдеу Example RLDRAM 3 интерфейстеріне арналған дизайн
Қатысты ақпарат
EMIF дизайнын жасау ExampSimulation қосулы
Example Designs интерфейсі қойындысы
Параметр өңдегішінде Example Дизайндар қойындысы, ол сіздің бұрынғы файлыңызды параметрлеуге және жасауға мүмкіндік бередіample designs.l
Қол жетімді ExampДизайн бөлімі
Дизайнды таңдау ашылмалы тізімі қалаған үлгіні таңдауға мүмкіндік бередіample дизайн. Қазіргі уақытта EMIF Example Design жалғыз қолжетімді таңдау болып табылады және әдепкі бойынша таңдалады.
Сыртқы жад интерфейстері үшін құжатты қайта қарау тарихы Intel Stratix 10 FPGA IP Design ExampПайдаланушы нұсқаулығы
| Құжат нұсқасы | Intel Quartus Prime нұсқасы | Өзгерістер |
| 2021.03.29 | 21.1 | • Ішінде Example Design Жылдам бастау тарауда, NCSim* симуляторына сілтемелер жойылды. |
| 2018.09.24 | 18.1 | • Жаңартылған сандар Синтезделетін EMIF дизайнын жасау Example және EMIF дизайнын жасау ExampМодельдеу үшін тақырыптар. |
| 2018.05.07 | 18.0 | • Құжат атауы келесіден өзгертілді Intel Stratix 10 сыртқы жад интерфейстері IP дизайны ExampПайдаланушы нұсқаулығы дейін Сыртқы жад интерфейстері Intel Stratix 10 FPGA IP Design ExampПайдаланушы нұсқаулығы.
• Түзетілген таңбалауыш нүктелері Біттіview бөлімі Intel Stratix 10 EMIF IP үшін түйреуіштерді орналастыру тақырып. |
| Күн | Нұсқа | Өзгерістер |
| 2017 жылдың қарашасы | 2017.11.06 | Бастапқы шығарылым. |
Intel корпорациясы. Барлық құқықтар сақталған. Intel, Intel логотипі және басқа Intel белгілері Intel корпорациясының немесе оның еншілес компанияларының сауда белгілері болып табылады. Intel өзінің FPGA және жартылай өткізгіш өнімдерінің Intel стандартты кепілдігіне сәйкес ағымдағы техникалық сипаттамаларға сәйкес орындалуына кепілдік береді, бірақ кез келген өнімдер мен қызметтерге кез келген уақытта ескертусіз өзгертулер енгізу құқығын өзіне қалдырады. Intel жазбаша түрде тікелей келіскен жағдайларды қоспағанда, Intel компаниясы осы құжатта сипатталған кез келген ақпаратты, өнімді немесе қызметті қолданудан немесе пайдаланудан туындайтын жауапкершілікті немесе жауапкершілікті өз мойнына алмайды. Intel тұтынушыларына жарияланған ақпаратқа сенбес бұрын және өнімдерге немесе қызметтерге тапсырыс бермес бұрын құрылғы сипаттамаларының соңғы нұсқасын алу ұсынылады. *Басқа атаулар мен брендтер басқалардың меншігі ретінде талап етілуі мүмкін.
Құжаттар / Ресурстар
 |
intel Сыртқы жад интерфейстері Intel Stratix 10 FPGA IP дизайны Example [pdf] Пайдаланушы нұсқаулығы Сыртқы жад интерфейстері Intel Stratix 10 FPGA IP Design Example, Сыртқы, Жад интерфейстері Intel Stratix 10 FPGA IP Design Example, Intel Stratix 10 FPGA IP Design Example, 10 FPGA IP Design Example |
