Intel Chip ID FPGA IP kodoli

Katram atbalstītajam Intel® FPGA ir unikāls 64 bitu mikroshēmas ID. Mikroshēmas ID Intel FPGA IP kodoli ļauj nolasīt šo mikroshēmas ID ierīces identificēšanai.

Saistītā informācija

• Ievads Intel FPGA IP kodolos
  • Sniedz vispārīgu informāciju par visiem Intel FPGA IP kodoliem, tostarp parametru noteikšanu, ģenerēšanu, jaunināšanu un IP kodolu simulēšanu.
• Kombinētā simulatora iestatīšanas skripta ģenerēšana
  • Izveidojiet simulācijas skriptus, kuriem programmatūras vai IP versijas jauninājumiem nav nepieciešami manuāli atjauninājumi.

Ierīču atbalsts

IP serdeņi	Atbalstītās ierīces
Mikroshēmas ID Intel Stratix® 10 FPGA IP kodols	Intel Stratix 10
Unikāls mikroshēmas ID Intel Arria® 10 FPGA IP kodols	Intel Arria 10
Unikāls mikroshēmas ID Intel Cyclone® 10 GX FPGA IP kodols	Intel Cyclone 10 GX
Unikāls mikroshēmas ID Intel MAX® 10 FPGA IP	Intel MAX 10
Unikāls mikroshēmas ID Intel FPGA IP kodols	Stratix V Arria V ciklons V

Saistītā informācija

• Unikāls mikroshēmas ID Intel MAX 10 FPGA IP kodols

Mikroshēmas ID Intel Stratix 10 FPGA IP Core

• Šajā sadaļā ir aprakstīts Chip ID Intel Stratix 10 FPGA IP kodols.

Funkcionālais apraksts

Signāls data_valid sākas zemā līmenī sākotnējā stāvoklī, kad no ierīces netiek nolasīti dati. Pēc augsta līdz zema impulsa ievadīšanas gatavās ievades portam, mikroshēmas ID Intel Stratix 10 FPGA IP nolasa unikālo mikroshēmas ID. Pēc nolasīšanas IP kodols apstiprina datu_valid signālu, lai norādītu, ka unikālā mikroshēmas ID vērtība izejas portā ir gatava izguvei. Darbība atkārtojas tikai tad, kad atiestatāt IP kodolu. Chip_id [63:0] izvades ports saglabā unikālā mikroshēmas ID vērtību, līdz jūs atkārtoti konfigurējat ierīci vai atiestatāt IP kodolu.

Piezīme: Jūs nevarat simulēt Chip ID IP kodolu, jo IP kodols saņem atbildi par mikroshēmas ID datiem no SDM. Lai apstiprinātu šo IP kodolu, Intel iesaka veikt aparatūras novērtēšanu.

Ostas

1. attēls: Mikroshēmas ID Intel Stratix 10 FPGA IP kodola porti

2. tabula: Mikroshēmas ID Intel Stratix 10 FPGA IP Core Ports Apraksts

Osta	I/O	Izmērs (bits)	Apraksts
clkin	Ievade	1	Padod pulksteņa signālu mikroshēmas ID blokam. Maksimālā atbalstītā frekvence ir līdzvērtīga jūsu sistēmas pulkstenim.
atiestatīt	Ievade	1	Sinhronā atiestatīšana, kas atiestata IP kodolu. Lai atiestatītu IP kodolu, nodrošiniet augstu atiestatīšanas signālu vismaz 10 clkin cikliem.
datu_derīgi	Izvade	1	Norāda, ka unikālais mikroshēmas ID ir gatavs izguvei. Ja signāls ir zems, IP kodols ir sākotnējā stāvoklī vai notiek datu ielādei no drošinātāja ID. Kad IP kodols apstiprina signālu, dati ir gatavi izguvei no chip_id[63..0] izejas porta.
chip_id	Izvade	64	Norāda unikālo mikroshēmas ID atbilstoši tā attiecīgajai drošinātāja ID atrašanās vietai. Dati ir derīgi tikai pēc tam, kad IP kodols apstiprina signālu data_valid. Ieslēgšanas vērtība tiek atiestatīta uz 0. Izvades ports chip_id [63:0] saglabā unikālā mikroshēmas ID vērtību, līdz atkārtoti konfigurējat ierīci vai atiestatāt IP kodolu.
lasīts	Ievade	1	Readid signāls tiek izmantots, lai no ierīces nolasītu ID vērtību. Katru reizi, kad signāla vērtība mainās no 1 uz 0, IP kodols aktivizē nolasīšanas ID darbību. Ja nelietojat, signāls ir jāpārslēdz uz 0. Lai sāktu nolasīšanas ID darbību, paaugstiniet signālu vismaz 3 pulksteņa ciklus, pēc tam pavelciet to zemu. IP kodols sāk nolasīt mikroshēmas ID vērtību.

Piekļuve Chip ID Intel Stratix 10 FPGA IP, izmantojot Signal Tap

Pārslēdzot lasīšanas signālu, mikroshēmas ID Intel Stratix 10 FPGA IP kodols sāk nolasīt mikroshēmas ID no Intel Stratix 10 ierīces. Kad mikroshēmas ID ir gatavs, mikroshēmas ID Intel Stratix 10 FPGA IP kodols apstiprina datu_valid signālu un beidz J.TAG piekļuvi.

Piezīme: Pirms mēģināt nolasīt unikālo mikroshēmas ID, pēc pilnīgas mikroshēmas konfigurācijas atļaujiet aizkavi, kas ir līdzvērtīga tCD2UM. Lai uzzinātu tCD2UM vērtību, skatiet attiecīgās ierīces datu lapu.

Mikroshēmas ID atiestatīšana Intel Stratix 10 FPGA IP Core

Lai atiestatītu IP kodolu, jums ir jāapstiprina atiestatīšanas signāls vismaz desmit pulksteņa cikliem.

Piezīme

1. Intel Stratix 10 ierīcēm neatiestatiet IP kodolu vismaz līdz tCD2UM pēc pilnīgas mikroshēmas inicializācijas. Lai uzzinātu tCD2UM vērtību, skatiet attiecīgās ierīces datu lapu.
2. Lai uzzinātu par IP pamata inscenēšanas vadlīnijām, skatiet Intel Stratix 10 konfigurācijas lietotāja rokasgrāmatas sadaļu Intel Stratix 10 Reset Release IP.

Saistītā informācija

Intel Stratix 10 konfigurācijas lietotāja rokasgrāmata

• Sniedz plašāku informāciju par Intel Stratix 10 Reset Release IP.

Mikroshēmas ID Intel FPGA IP kodoli

Šajā sadaļā ir aprakstīti šādi IP kodoli

• Unikāls mikroshēmas ID Intel Arria 10 FPGA IP kodols
• Unikāls mikroshēmas ID Intel Cyclone 10 GX FPGA IP kodols
• Unikāls mikroshēmas ID Intel FPGA IP kodols

Funkcionālais apraksts

Signāls data_valid sākas zemā līmenī sākotnējā stāvoklī, kad no ierīces netiek nolasīti dati. Pēc pulksteņa signāla ievadīšanas clkin ievades portā, Chip ID Intel FPGA IP kodols nolasa unikālo mikroshēmas ID. Pēc nolasīšanas IP kodols apstiprina datu_valid signālu, lai norādītu, ka unikālā mikroshēmas ID vērtība izejas portā ir gatava izguvei. Darbība tiek atkārtota tikai tad, kad atiestatāt IP kodolu. Chip_id [63:0] izvades ports saglabā unikālā mikroshēmas ID vērtību, līdz jūs atkārtoti konfigurējat ierīci vai atiestatāt IP kodolu.

Piezīme: Intel Chip ID IP kodolam nav simulācijas modeļa files. Lai apstiprinātu šo IP kodolu, Intel iesaka veikt aparatūras novērtēšanu.

2. attēls: Mikroshēmas ID Intel FPGA IP kodola porti

3. tabula: Mikroshēmas ID Intel FPGA IP Core Ports Apraksts

Osta	I/O	Izmērs (bits)	Apraksts
clkin	Ievade	1	Padod pulksteņa signālu mikroshēmas ID blokam. Maksimālās atbalstītās frekvences ir šādas: • Intel Arria 10 un Intel Cyclone 10 GX: 30 MHz. • Intel MAX 10, Stratix V, Arria V un Cyclone V: 100 MHz.
atiestatīt	Ievade	1	Sinhronā atiestatīšana, kas atiestata IP kodolu. Lai atiestatītu IP kodolu, nodrošiniet augstu atiestatīšanas signālu vismaz 10 clkin cikliem (1). Izvades ports chip_id [63:0] saglabā unikālā mikroshēmas ID vērtību, līdz atkārtoti konfigurējat ierīci vai atiestatāt IP kodolu.
datu_derīgi	Izvade	1	Norāda, ka unikālais mikroshēmas ID ir gatavs izguvei. Ja signāls ir zems, IP kodols ir sākotnējā stāvoklī vai notiek datu ielādei no drošinātāja ID. Kad IP kodols apstiprina signālu, dati ir gatavi izguvei no chip_id[63..0] izejas porta.
chip_id	Izvade	64	Norāda unikālo mikroshēmas ID atbilstoši tā attiecīgajai drošinātāja ID atrašanās vietai. Dati ir derīgi tikai pēc tam, kad IP kodols apstiprina signālu data_valid. Ieslēgšanas vērtība tiek atiestatīta uz 0.

Piekļuve unikālajam mikroshēmas ID Intel Arria 10 FPGA IP un unikālajam mikroshēmas ID Intel Cyclone 10 GX FPGA IP, izmantojot signāla pieskārienu

Piezīme: Intel Arria 10 un Intel Cyclone 10 GX mikroshēmas ID nav pieejams, ja jums ir citas sistēmas vai IP kodoli, kas piekļūst J.TAG vienlaikus. Piemēram,ample, Signal Tap II Logic Analyzer, Transceiver Toolkit, sistēmas signāli vai zondes un SmartVID Controller IP kodols.

Pārslēdzot atiestatīšanas signālu, unikālā mikroshēmas ID Intel Arria 10 FPGA IP un unikālā mikroshēmas ID Intel Cyclone 10 GX FPGA IP kodoli sāk nolasīt mikroshēmas ID no Intel Arria 10 vai Intel Cyclone 10 GX ierīces. Kad mikroshēmas ID ir gatavs, unikālā mikroshēmas ID Intel Arria 10 FPGA IP un unikālā mikroshēmas ID Intel Cyclone 10 GX FPGA IP serdeņi apstiprina datu_valid signālu un beidz J.TAG piekļuvi.

Piezīme: Pirms mēģināt nolasīt unikālo mikroshēmas ID, pēc pilnīgas mikroshēmas konfigurācijas atļaujiet aizkavi, kas ir līdzvērtīga tCD2UM. Lai uzzinātu tCD2UM vērtību, skatiet attiecīgās ierīces datu lapu.

Chip ID Intel FPGA IP Core atiestatīšana

Lai atiestatītu IP kodolu, jums ir jāapstiprina atiestatīšanas signāls vismaz desmit pulksteņa cikliem. Pēc atiestatīšanas signāla atcelšanas IP kodols atkārtoti nolasa unikālo mikroshēmas ID no drošinātāja ID bloka. Pēc darbības pabeigšanas IP kodols apstiprina datu_valid signālu.

Piezīme: Ierīcēm Intel Arria 10, Intel Cyclone 10 GX, Intel MAX 10, Stratix V, Arria V un Cyclone V neatiestatiet IP kodolu vismaz līdz tCD2UM pēc pilnīgas mikroshēmas inicializācijas. Lai uzzinātu tCD2UM vērtību, skatiet attiecīgās ierīces datu lapu.

Mikroshēmas ID Intel FPGA IP kodoli lietotāja rokasgrāmatas arhīvi

Ja IP kodola versija nav norādīta sarakstā, ir spēkā iepriekšējās IP pamata versijas lietotāja rokasgrāmata.

IP pamata versija	Lietotāja rokasgrāmata
18.1	Mikroshēmas ID Intel FPGA IP kodolu lietotāja rokasgrāmata
18.0	Mikroshēmas ID Intel FPGA IP kodolu lietotāja rokasgrāmata

Dokumentu pārskatīšanas vēsture mikroshēmas ID Intel FPGA IP kodolu lietotāja rokasgrāmata

Dokumenta versija	Intel Quartus® Galvenā versija	Izmaiņas
2022.09.26	20.3	Noņemts Projektu vadības labākā prakse saite. Atjaunināts Funkcionālais apraksts in Chip ID Intel Stratix 10 FPGA IP Core. Atjaunināts Funkcionālais apraksts in Chip ID Intel FPGA IP kodoli.
2020.10.05	20.3	Atjaunināts clkin un atiestatīšanas portu apraksts tabulā: Mikroshēmas ID Intel FPGA IP Core Ports Apraksts lai iekļautu informāciju par Intel MAX 10. Atjaunināja Chip ID Intel FPGA IP Core atiestatīšana sadaļu, lai iekļautu Intel MAX 10 ierīces atbalstu.
2019.05.17	19.1	Atjaunināja Mikroshēmas ID atiestatīšana Intel Stratix 10 FPGA IP Core tēmu, lai pievienotu otru piezīmi par IP pamata inscenēšanas vadlīnijām.
2019.02.19	18.1	Ir pievienots atbalsts Intel MAX 10 ierīcēm IP kodoli un atbalstītās ierīces galds.
2018.12.24	18.1	Pievienoja Mikroshēmas ID Intel FPGA IP kodoli lietotāja rokasgrāmatas arhīvi sadaļā.  Pārstrukturēts dokuments, lai sniegtu sīkāku informāciju par attiecīgajām atbalstītajām ierīcēm.
2018.06.08	18.0	Atjaunināts Readid porta apraksts. Atjaunināts atiestatīšanas porta apraksts.
2018.05.07	18.0	Pievienots Readid ports Chip ID Intel Stratix 10 FPGA IP IP kodolam.

 

Datums	Versija	Izmaiņas
2017. gada decembris	2017.12.11	Atjaunināts dokumenta nosaukums no Altera Unique Chip ID IP Core lietotāja rokasgrāmata. Pievienots Ierīču atbalsts sadaļā.  Apvienota un pievienota informācija no Altera Arria 10 unikālā mikroshēmas ID IP pamata lietotāja rokasgrāmata un Stratix 10 unikālā mikroshēmas ID IP Core lietotāja rokasgrāmata. Pārveidots par Intel zīmolu. Atjaunināts Funkcionālais apraksts. Pievienots Intel Cyclone 10 GX ierīču atbalsts.
2016. gada maijs	2016.05.02	Noņemta standarta IP pamata informācija un pievienota saite uz Quartus Prime rokasgrāmatu. Atjaunināta piezīme par Arria 10 ierīču atbalstu.
2014. gada septembris	2014.09.02	• Atjaunināts dokumenta nosaukums, lai atspoguļotu jauno “Altera Unique Chip ID” IP kodola nosaukumu.

Datums	Versija	Izmaiņas
2014. gada augusts	2014.08.18	Atjauninātas parametru noteikšanas darbības mantotajam parametru redaktoram. Pievienota piezīme, ka šis IP kodols neatbalsta Arria 10 dizainus.
2014. gada jūnijs	2014.06.30	MegaWizard spraudņa pārvaldnieka informācija ir aizstāta ar IP katalogu. Pievienota standarta informācija par IP kodolu jaunināšanu. Pievienota standarta instalēšanas un licencēšanas informācija. Ir noņemta novecojusi ierīces atbalsta līmeņa informācija. IP pamata ierīču atbalsts tagad ir pieejams IP katalogā un parametru redaktorā.
2013. gada septembris	2013.09.20	Atjaunināts, pārfrāzējot “FPGA ierīces mikroshēmas ID” uz “FPGA ierīces unikālā mikroshēmas ID iegūšana”
2013. gada maijs	1.0	Sākotnējā izlaišana.

Sūtīt atsauksmes

Dokumenti / Resursi

Intel Chip ID FPGA IP kodoli [pdfLietotāja rokasgrāmata Chip ID FPGA IP serdeņi, mikroshēmas ID, FPGA IP serdeņi, IP serdeņi

Atsauces

• Lietotāja rokasgrāmata