Intel Chip ID FPGA IP Cores

Tá ID sliseanna 64-giotán uathúil ag gach Intel® FPGA tacaithe. Aitheantas sliseanna Ligeann croíleacaí IP Intel FPGA duit an t-aitheantas sliseanna seo a léamh amach le haghaidh gléas a aithint.

Eolas Gaolmhar

• Réamhrá do Intel FPGA IP Cores
  • Soláthraíonn sé faisnéis ghinearálta faoi gach cores IP Intel FPGA, lena n-áirítear parameterizing, giniúint, uasghrádú, agus insamhladh cores IP....
• Script Socraithe Insamhladh Comhcheangailte a Ghiniúint
  • Cruthaigh scripteanna ionsamhlúcháin nach dteastaíonn nuashonruithe láimhe uathu le haghaidh uasghrádú bogearraí nó leagan IP.

Tacaíocht Gléas

Cores IP	Gléasanna Tacaithe
Sliseanna ID Intel Stratix® 10 FPGA croí IP	Intel stratix 10
Aitheantas uathúil sliseanna Intel Arria® 10 FPGA croí IP	Tiománaí Intel Arria 10
Aitheantas uathúil sliseanna Intel Cyclone® 10 GX FPGA IP croí	Cioclón Intel 10 GX
ID sliseanna uathúil Intel MAX® 10 FPGA IP	Tiománaí Intel MAX 10
Aitheantas uathúil sliseanna Intel FPGA croí IP	Stratix V Arria v Cioclon V

Eolas Gaolmhar

• ID sliseanna uathúil Intel MAX 10 FPGA IP Core

ID sliseanna Intel Stratix 10 FPGA IP Core

• Déanann an t-alt seo cur síos ar chroílár IP Chip ID Intel Stratix 10 FPGA.

Cur Síos Feidhmeach

Tosaíonn an comhartha data_valid íseal sa riocht tosaigh nuair nach bhfuil aon sonraí á léamh ón bhfeiste. Tar éis cuisle ard-go-íseal a bheathú chuig an gcalafort ionchuir inléite, léann an Chip ID Intel Stratix 10 FPGA IP an ID sliseanna uathúil. Tar éis a léamh, dearbhaíonn an croí IP an comhartha data_valid chun a léiriú go bhfuil an luach aitheantais sliseanna uathúil ag an gcalafort aschuir réidh le haghaidh aisghabháil. Ní dhéantar an oibríocht arís ach amháin nuair a athshocraíonn tú an croí IP. Coinníonn an port aschuir chip_id[63:0] luach an aitheantais uathúil sliseanna go dtí go ndéanfaidh tú an gléas a athchumrú nó an croí IP a athshocrú.

Nóta: Ní féidir leat an croí IP ID sliseanna a insamhladh mar go bhfaigheann an croí IP an freagra ar shonraí ID sliseanna ó SDM. Chun an croí IP seo a bhailíochtú, molann Intel go ndéanfaidh tú meastóireacht ar chrua-earraí.

Calafoirt

Fíor 1: Sliseanna ID Intel Stratix 10 FPGA IP Core Calafoirt

Tábla 2: Sliseanna ID Intel Stratix 10 FPGA Cur síos ar Chalafoirt Croí IP

Port	I/O	Méid (Giotán)	Cur síos
clkin	Ionchur	1	Fothaí comhartha clog chuig an bloc aitheantais sliseanna. Tá an uasmhinicíocht tacaithe comhionann le clog do chórais.
athshocrú	Ionchur	1	Athshocrú sioncrónach a athshocraíonn an croí IP. Chun an croí IP a athshocrú, dearbhaigh an comhartha athshocraithe ard ar feadh 10 dtimthriallta clkin ar a laghad.
data_bailí	Aschur	1	Léiríonn sé go bhfuil an ID sliseanna uathúil réidh le haisghabháil. Má tá an comhartha íseal, tá an croí IP sa stát tosaigh nó ar siúl chun sonraí a luchtú ó ID fiús. Tar éis don chroí IP an comhartha a dhearbhú, tá na sonraí réidh le haisghabháil ag an gcalafort aschuir chip_id[63..0].
sliseanna_id	Aschur	64	Léiríonn sé an t-aitheantas sliseanna uathúil de réir a shuíomh aitheantais fiús faoi seach. Níl na sonraí bailí ach amháin tar éis don chroí IP an comhartha data_valid a dhearbhú. Athshocraíonn an luach ag cumhacht-suas go 0. Coinníonn an port aschuir chip_id [63:0] luach an aitheantais uathúil sliseanna go dtí go ndéanfaidh tú an gléas a athchumrú nó an croí IP a athshocrú.
léite	Ionchur	1	Úsáidtear an comhartha inléite chun luach aitheantais an fheiste a léamh. Gach uair a athraíonn luach an chomhartha ó 1 go 0, spreagann an croí IP an oibríocht aitheantais léite. Ní mór duit an comhartha a thiomáint go 0 nuair nach bhfuil sé in úsáid. Chun an oibríocht aitheantais léite a thosú, tiomáin an comhartha ard ar feadh 3 thimthriall clog ar a laghad, ansin tarraing íseal é. Tosaíonn an croí IP ag léamh luach an aitheantais sliseanna.

Rochtain ar Chip ID Intel Stratix 10 FPGA IP trí Signal Tap

Nuair a scoránaigh tú an comhartha inléite, tosaíonn an sliseanna ID Intel Stratix 10 FPGA croí IP ag léamh an aitheantais sliseanna ó ghléas Intel Stratix 10. Nuair a bhíonn an ID sliseanna réidh, dearbhaíonn croí IP Chip ID Intel Stratix 10 FPGA an comhartha data_valid agus críochnaíonn sé an JTAG rochtain.

Nóta: Ceadaigh moill atá comhionann le tCD2UM tar éis cumraíocht iomlán an tslis sula ndéanann tú iarracht an t-aitheantas sainiúil sliseanna a léamh. Déan tagairt don bhileog ghléis faoi seach le haghaidh luach tCD2UM.

Ag athshocrú an ID sliseanna Intel Stratix 10 FPGA IP Core

Chun an croí IP a athshocrú, ní mór duit an comhartha athshocraithe a dhearbhú ar feadh deich dtimthriallta clog ar a laghad.

Nóta

1. Maidir le feistí Intel Stratix 10, ná athshocraigh an croí IP go dtí tCD2UM ar a laghad tar éis thúsú iomlán na sliseanna. Déan tagairt don bhileog ghléis faoi seach le haghaidh luach tCD2UM.
2. Le haghaidh treoirlínte meandaraithe croí IP, ní mór duit tagairt a dhéanamh don rannóg Intel Stratix 10 Reset Release IP sa Treoir Úsáideora Cumraíochta Intel Stratix 10.

Eolas Gaolmhar

Intel stratix 10 treoir úsáideora cumraíochta

• Soláthraíonn sé tuilleadh faisnéise faoi Intel Stratix 10 Reset Release IP.

ID sliseanna Intel FPGA IP Cores

Déanann an chuid seo cur síos ar na croíleacáin IP seo a leanas

• Aitheantas uathúil sliseanna Intel Arria 10 FPGA croí IP
• Aitheantas uathúil sliseanna Intel Cyclone 10 GX FPGA IP croí
• Aitheantas uathúil sliseanna Intel FPGA croí IP

Cur Síos Feidhmeach

Tosaíonn an comhartha data_valid íseal sa riocht tosaigh nuair nach bhfuil aon sonraí á léamh ón bhfeiste. Tar éis comhartha clog a bheathú chuig an gcalafort ionchuir clkin, léann croí IP Chip ID Intel FPGA an ID sliseanna uathúil. Tar éis a léamh, dearbhaíonn an croí IP an comhartha data_valid chun a léiriú go bhfuil an luach aitheantais sliseanna uathúil ag an gcalafort aschuir réidh le haghaidh aisghabháil. Ní dhéantar an oibríocht arís ach amháin nuair a athshocraíonn tú an croí IP. Coinníonn an port aschuir chip_id[63:0] luach an aitheantais uathúil sliseanna go dtí go ndéanfaidh tú an gléas a athchumrú nó an croí IP a athshocrú.

Nóta: Níl múnla insamhalta ag croí IP Intel Chip ID files. Chun an croí IP seo a bhailíochtú, molann Intel go ndéanfaidh tú meastóireacht ar chrua-earraí.

Fíor 2: Sliseanna ID Croí-chalafoirt Intel FPGA IP

Tábla 3: Sliseanna ID Intel FPGA IP Core Calafoirt Cur síos

Port	I/O	Méid (Giotán)	Cur síos
clkin	Ionchur	1	Fothaí comhartha clog chuig an bloc aitheantais sliseanna. Is iad seo a leanas na minicíochtaí uasta tacaithe: • Le haghaidh Intel Arria 10 agus Intel Cyclone 10 GX: 30 MHz. • Le haghaidh Intel MAX 10, Stratix V, Arria V agus Cyclone V: 100 MHz.
athshocrú	Ionchur	1	Athshocrú sioncrónach a athshocraíonn an croí IP. Chun an croí IP a athshocrú, dearbhaigh an comhartha athshocraithe ard ar feadh 10 dtimthriallta clkin(1) ar a laghad. Coinníonn an port aschuir chip_id [63:0] luach an aitheantais uathúil sliseanna go dtí go ndéanfaidh tú an gléas a athchumrú nó an croí IP a athshocrú.
data_bailí	Aschur	1	Léiríonn sé go bhfuil an ID sliseanna uathúil réidh le haisghabháil. Má tá an comhartha íseal, tá an croí IP sa stát tosaigh nó ar siúl chun sonraí a luchtú ó ID fiús. Tar éis don chroí IP an comhartha a dhearbhú, tá na sonraí réidh le haisghabháil ag an gcalafort aschuir chip_id[63..0].
sliseanna_id	Aschur	64	Léiríonn sé an t-aitheantas sliseanna uathúil de réir a shuíomh aitheantais fiús faoi seach. Níl na sonraí bailí ach amháin tar éis don chroí IP an comhartha data_valid a dhearbhú. Athshocraíonn an luach ag cumhacht-suas go 0.

Teacht ar Aitheantas Sliseanna Uathúil Intel Arria 10 FPGA IP agus ID Uathúil Sliseanna Intel Cyclone 10 GX FPGA IP trí Signal Tap

Nóta: Tá an ID sliseanna Intel Arria 10 agus Intel Cyclone 10 GX dorochtana má tá córais eile nó cores IP agat ag rochtain an J.TAG ag an am céanna. Le haghaidh example, Anailíseoir Logic Signal Tap II, Foireann Uirlisí Transceiver, comharthaí nó tóireadóirí in-chórais, agus croí IP Rialaitheoir SmartVID.

Nuair a scoránaigh tú an comhartha athshocraithe, tosaíonn na croíleacáin ID sliseanna Uathúil Intel Arria 10 FPGA IP agus ID Slis Uathúil Intel Cyclone 10 GX FPGA IP ag léamh an aitheantais sliseanna ó fheiste Intel Arria 10 nó Intel Cyclone 10 GX. Nuair a bhíonn an t-aitheantas sliseanna réidh, dearbhaíonn na cores ID Slis Uathúil Intel Arria 10 FPGA IP agus Uathúil Chip ID Intel Cyclone 10 GX FPGA IP an comhartha data_valid agus críochnaíonn an J.TAG rochtain.

Nóta: Ceadaigh moill atá comhionann le tCD2UM tar éis cumraíocht iomlán an tslis sula ndéanann tú iarracht an t-aitheantas sainiúil sliseanna a léamh. Déan tagairt don bhileog ghléis faoi seach le haghaidh luach tCD2UM.

Ag athshocrú an ID Chip Intel FPGA IP Core

Chun an croí IP a athshocrú, ní mór duit an comhartha athshocraithe a dhearbhú ar feadh deich dtimthriallta clog ar a laghad. Tar éis duit an comhartha athshocraithe a dheasú, athléíonn an croí IP an t-aitheantas sliseanna uathúil ón mbloc aitheantais fiús. Dearbhaíonn an croí IP an comhartha data_valid tar éis an oibríocht a chríochnú.

Nóta: Maidir le feistí Intel Arria 10, Intel Cyclone 10 GX, Intel MAX 10, Stratix V, Arria V, agus Cyclone V, ná athshocraigh an croí IP go dtí tCD2UM ar a laghad tar éis thúsú iomlán na sliseanna. Déan tagairt don bhileog ghléis faoi seach le haghaidh luach tCD2UM.

ID sliseanna Intel FPGA IP Cores Cartlann Treoir Úsáideora

Mura bhfuil croíleagan IP liostaithe, beidh feidhm ag an treoir úsáideora don chroíleagan IP roimhe seo.

IP Core Leagan	Treoir Úsáideora
18.1	ID sliseanna Intel FPGA IP Cores Treoir Úsáideora
18.0	ID sliseanna Intel FPGA IP Cores Treoir Úsáideora

Stair Athbhreithnithe Doiciméid le haghaidh Treoir Úsáideora Intel FPGA IP Cores Chip ID

Leagan Doiciméid	Intel Quartus® Príomhleagan	Athruithe
2022.09.26	20.3	Bainte Dea-Chleachtais Bainistíochta Tionscadal nasc. Nuashonraithe Cur Síos Feidhmeach i Sliseanna ID Intel Stratix 10 FPGA IP Core. Nuashonraithe Cur Síos Feidhmeach i Sliseanna ID Intel FPGA IP Cores.
2020.10.05	20.3	Nuashonraíodh an cur síos ar an clkin agus na haisiompair i dTábla: Sliseanna ID Intel FPGA IP Core Calafoirt Cur síos chun sonraí Intel MAX 10 a chur san áireamh. Nuashonraíodh an Ag athshocrú an ID Chip Intel FPGA IP Core alt chun tacaíocht a thabhairt don fheiste Intel MAX 10.
2019.05.17	19.1	Nuashonraíodh an Ag athshocrú an ID sliseanna Intel Stratix 10 FPGA IP Core topaic chun an dara nóta a chur leis maidir le croí-threoirlínte meandracha IP.
2019.02.19	18.1	Tacaíocht bhreise do na feistí Intel MAX 10 sa Cores IP agus na Gléasanna Tacaithe tábla.
2018.12.24	18.1	Cuireadh an ID sliseanna Intel FPGA IP Cores Cartlann Treoir Úsáideora alt.  Rinneadh an doiciméad a athstruchtúrú chun tuilleadh sonraí a sholáthar ar na gléasanna tacaithe faoi seach.
2018.06.08	18.0	Nuashonraíodh an cur síos ar phoirt léite. Nuashonraíodh an cur síos ar an bport athshocraithe.
2018.05.07	18.0	Port inléite curtha leis le haghaidh sliseanna ID Intel Stratix 10 FPGA IP IP lárnach.

 

Dáta	Leagan	Athruithe
Nollaig 2017	2017.12.11	Teideal an doiciméid nuashonraithe ó Treoir Úsáideora Croí-Úsáideora IP Croí-Úsáideora Altera ID Chip. Curtha leis Tacaíocht Gléas alt.  Eolas comhcheangailte agus curtha leis ó Altera Arria 10 Treoir Úsáideora Croí-Úsáideora IP IP Chip ID Uathúil agus Stratix 10 Treoir Úsáideora Croí-Úsáideora IP Slis ID Uathúil. Athbhrandáil go Intel. Nuashonraithe Cur Síos Feidhmeach. Cuireadh tacaíocht feiste Intel Cyclone 10 GX leis.
Bealtaine 2016	2016.05.02	Baineadh buneolas caighdeánach IP agus cuireadh nasc leis le Quartus Prime Handbook. Nóta nuashonraithe faoi thacaíocht gléas Arria 10.
Meán Fómhair, 2014	2014.09.02	• Teideal an doiciméid nuashonraithe chun an t-ainm nua ar chroílár IP “Altera Unique Chip ID” a léiriú.

Dáta	Leagan	Athruithe
Lúnasa, 2014	2014.08.18	Céimeanna paraiméadar nuashonraithe don eagarthóir paraiméadar oidhreachta. Nóta breise nach dtacaíonn an croí IP seo le dearaí Arria 10.
Meitheamh, 2014	2014.06.30	Cuireadh Catalóg IP in ionad faisnéis an Bhainisteora Plug-In MegaWizard. Cuireadh faisnéis chaighdeánach leis faoi uasghrádú cores IP. Cuireadh eolas caighdeánach suiteála agus ceadúnaithe leis. Baineadh faisnéis faoi leibhéal tacaíochta gléis atá as dáta. Tá tacaíocht gléas croí IP ar fáil anois i gCatalóg IP agus in eagarthóir paraiméadar.
Meán Fómhair, 2013	2013.09.20	Nuashonraithe chun athfhocal “Aitheantas slise feiste FPGA a fháil” go “Aitheantas uathúil sliseanna feiste FPGA a fháil”
Bealtaine, 2013	1.0	Eisiúint tosaigh.

Seol Aiseolas

Doiciméid / Acmhainní

Intel Chip ID FPGA IP Cores [pdfTreoir Úsáideora ID sliseanna FPGA IP Cores, ID sliseanna, FPGA IP Cores, IP Cores

Tagairtí

• Lámhleabhar Úsáideora