intel Chip ID FPGA IP 内核用户指南

IP核	支持的设备
芯片 ID Intel Stratix® 10 FPGA IP 内核	英特尔 Stratix 10
唯一芯片 ID 英特尔 Arria® 10 FPGA IP 核	英特尔 Arria 10
唯一芯片 ID Intel Cyclone® 10 GX FPGA IP 内核	英特尔Cyclone 10 GX
唯一芯片 ID Intel MAX® 10 FPGA IP	英特尔 MAX 10
唯一芯片 ID 英特尔 FPGA IP 核	Stratix V Arria V Cyclone V

相关信息

唯一芯片 ID Intel MAX 10 FPGA IP 核

芯片 ID Intel Stratix 10 FPGA IP 核

本节介绍 Chip ID Intel Stratix 10 FPGA IP 内核。

功能描述

data_valid 信号在没有从设备读取数据的初始状态下开始为低电平。在向 readid 输入端口提供一个从高到低的脉冲后，芯片 ID Intel Stratix 10 FPGA IP 读取唯一的芯片 ID。读取后，IP 内核置位 data_valid 信号以指示输出端口的唯一芯片 ID 值已准备好检索。仅当您复位 IP 内核时才会重复该操作。 chip_id[63:0] 输出端口保存唯一芯片 ID 的值，直到您重新配置器件或复位 IP 核。

笔记： 您不能仿真 Chip ID IP 核，因为 IP 核从 SDM 接收对芯片 ID 数据的响应。要验证此 IP 内核，Intel 建议您执行硬件评估。

端口

图 1： 芯片 ID Intel Stratix 10 FPGA IP 内核端口

表 2： 芯片 ID Intel Stratix 10 FPGA IP 内核端口说明

港口	输入/输出	尺寸（位）	描述
时钟	输入	1	将时钟信号馈送到芯片 ID 块。支持的最大频率等于您的系统时钟。
重置	输入	1	复位 IP 内核的同步复位。要复位 IP 内核，请将复位信号置为高电平至少 10 个 clkin 周期。
数据有效	输出	1	表示唯一芯片 ID 已准备好检索。如果信号为低电平，则 IP 内核处于初始状态或正在进行从熔丝 ID 加载数据。在 IP 内核断言信号后，数据已准备好在 chip_id[63..0] 输出端口检索。
芯片编号	输出	64	根据其各自的熔丝 ID 位置指示唯一的芯片 ID。数据仅在 IP 内核置位 data_valid 信号后有效。上电时的值重置为 0。 chip_id [63:0] 输出端口保存唯一芯片 ID 的值，直到您重新配置器件或重置 IP 核。
准备就绪	输入	1	readid 信号用于从设备读取 ID 值。每次信号值从 1 变为 0 时，IP 内核都会触发读取 ID 操作。未使用时必须将信号驱动为 0。要启动读取 ID 操作，请将信号驱动为高电平至少 3 个时钟周期，然后将其拉低。 IP核开始读取芯片ID的值。

通过 Signal Tap 访问 Chip ID Intel Stratix 10 FPGA IP

当您切换 readid 信号时，芯片 ID Intel Stratix 10 FPGA IP 内核开始从 Intel Stratix 10 设备读取芯片 ID。当芯片 ID 就绪时，芯片 ID Intel Stratix 10 FPGA IP 内核断言 data_valid 信号并结束 JTAG 使用权。

笔记： 在尝试读取唯一芯片 ID 之前，在全芯片配置之后允许相当于 tCD2UM 的延迟。有关 tCD2UM 值，请参阅相应的器件数据表。

重置芯片 ID Intel Stratix 10 FPGA IP 内核

要复位 IP 内核，您必须将复位信号置位至少十个时钟周期。

笔记

对于 Intel Stratix 10 器件，在完整芯片初始化后至少 tCD2UM 之前不要复位 IP 内核。有关 tCD2UM 值，请参阅相应的器件数据表。
对于 IP 内核实例化指南，您必须参考 Intel Stratix 10 配置用户指南中的 Intel Stratix 10 Reset Release IP 部分。

通过 Signal Tap 访问 Unique Chip ID Intel Arria 10 FPGA IP 和 Unique Chip ID Intel Cyclone 10 GX FPGA IP

笔记： 如果您有其他系统或 IP 内核访问 J，则无法访问英特尔 Arria 10 和英特尔 Cyclone 10 GX 芯片 IDTAG 同时。对于前amp例如，Signal Tap II 逻辑分析器、收发器工具包、系统内信号或探针，以及 SmartVID 控制器 IP 核。

当您切换复位信号时，Unique Chip ID Intel Arria 10 FPGA IP 和 Unique Chip ID Intel Cyclone 10 GX FPGA IP 内核开始从 Intel Arria 10 或 Intel Cyclone 10 GX 设备读取芯片 ID。当芯片 ID 就绪时，Unique Chip ID Intel Arria 10 FPGA IP 和 Unique Chip ID Intel Cyclone 10 GX FPGA IP 内核置位 data_valid 信号并结束 JTAG 使用权。

笔记： 在尝试读取唯一芯片 ID 之前，在全芯片配置之后允许相当于 tCD2UM 的延迟。有关 tCD2UM 值，请参阅相应的器件数据表。

重置芯片 ID Intel FPGA IP Core

要复位 IP 内核，您必须将复位信号置位至少十个时钟周期。置低复位信号后，IP 内核从熔丝 ID 块重新读取唯一的芯片 ID。 IP 内核在完成操作后置位 data_valid 信号。

笔记： 对于 Intel Arria 10、Intel Cyclone 10 GX、Intel MAX 10、Stratix V、Arria V 和 Cyclone V 器件，在完整芯片初始化后至少 tCD2UM 之前不要复位 IP 内核。有关 tCD2UM 值，请参阅相应的器件数据表。

Chip ID 英特尔 FPGA IP 核用户指南档案

如果未列出 IP 核版本，则适用先前 IP 核版本的用户指南。

IP核版本	用户指南
18.1	芯片 ID 英特尔 FPGA IP 内核用户指南
18.0	芯片 ID 英特尔 FPGA IP 内核用户指南

Chip ID Intel FPGA IP Cores 用户指南的文档修订历史

文档版本	英特尔 Quartus® 黄金版	更改
2022.09.26	20.3	已移除项目管理最佳实践关联。更新功能描述在芯片 ID 英特尔 Stratix 10 FPGA IP 内核中。更新功能描述在芯片 ID 英特尔 FPGA IP 核中。
2020.10.05	20.3	更新表中对 clkin 和 resetports 的描述：芯片 ID Intel FPGA IP 内核端口说明包括英特尔 MAX 10 的详细信息。更新了重置芯片 ID Intel FPGA IP Core 部分包括对 Intel MAX 10 器件的支持。
2019.05.17	19.1	更新了重置芯片 ID Intel Stratix 10 FPGA IP 内核主题以添加关于 IP 核实例化指南的第二条注释。
2019.02.19	18.1	添加了对 Intel MAX 10 设备的支持 IP 核和支持的器件桌子。
2018.12.24	18.1	添加了 Chip ID 英特尔 FPGA IP 核用户指南档案部分。重组了文档以提供有关各自支持的设备的更多详细信息。
2018.06.08	18.0	更新了 readid 端口描述。更新了复位端口描述。
2018.05.07	18.0	为 Chip ID Intel Stratix 10 FPGA IP IP 内核添加了 readid 端口。

日期	版本	更改
2017 年 XNUMX 月	2017.12.11	更新的文档标题来自 Altera Unique Chip ID IP 内核用户指南. 额外设备支持部分。合并和添加的信息来自 Altera Arria 10 Unique Chip ID IP 内核用户指南和 Stratix 10 Unique Chip ID IP 核用户指南. 更名为英特尔。更新功能描述. 添加了 Intel Cyclone 10 GX 设备支持。
2016 年 XNUMX 月	2016.05.02	删除了标准 IP 内核信息并添加了 Quartus Prime 手册的链接。更新了关于 Arria 10 器件支持的注释。
2014 年 XNUMX 月	2014.09.02	• 更新了文档标题以反映“Altera Unique Chip ID”IP 内核的新名称。

日期	版本	更改
2014 年 XNUMX 月	2014.08.18	更新了旧参数编辑器的参数化步骤。添加了此 IP 内核不支持 Arria 10 设计的注意事项。
2014 年 XNUMX 月	2014.06.30	用 IP 目录替换 MegaWizard 插件管理器信息。添加了有关升级 IP 核的标准信息。添加了标准安装和许可信息。删除了过时的设备支持级别信息。 IP 核器件支持现在可在 IP 目录和参数编辑器中使用。
2013 年 XNUMX 月	2013.09.20	将“获取FPGA器件的芯片ID”改写为“获取FPGA器件的唯一芯片ID”
2013 年 XNUMX 月	1.0	初始版本。

发送反馈

文件/资源

英特尔芯片 ID FPGA IP 核 [pdf] 用户指南
芯片 ID FPGA IP 核，芯片 ID，FPGA IP 核，IP 核

参考

用户手册

英特尔芯片 ID FPGA IP 核

相关信息

设备支持