Intel Chip ID FPGA IP Cores

O Intel® FPGA ta'itasi e lagolagoina e iai se ID pu'upu'u 64-bit fa'apitoa. Chip ID Intel FPGA IP cores e mafai ai ona e faitau i le ID chip mo le iloagofie o masini.

Fa'amatalaga Fa'atatau

• Folasaga i Intel FPGA IP Cores
  • Tuuina atu faʻamatalaga lautele e uiga i Intel FPGA IP cores, e aofia ai le faʻavasegaina, gaosia, faʻaleleia, ma le faʻataʻitaʻiina o pusa IP.
• Fa'atupuina o se Fa'atonu Fa'atulagaina o le Simulator
  • Fausia tusitusiga faʻataʻitaʻiga e le manaʻomia ni faʻafouga tusi lesona mo polokalama poʻo le faʻaleleia o le IP.

Lagolago masini

IP Cores	Masini Lagolago
Chip ID Intel Stratix® 10 FPGA IP autu	Intel Stratix 10
ID Chip tulagaese Intel Arria® 10 FPGA IP autu	Intel Arria 10
ID Chip tulagaese Intel Cyclone® 10 GX FPGA IP autu	Intel Afa 10 GX
ID Chip tulagaese Intel MAX® 10 FPGA IP	Intel MAX 10
ID Chip tulagaese Intel FPGA IP autu	Stratix V Arria V Afa V

Fa'amatalaga Fa'atatau

• ID Chip tulagaese Intel MAX 10 FPGA IP Core

Chip ID Intel Stratix 10 FPGA IP Core

• O lenei vaega o loʻo faʻamatalaina ai le Chip ID Intel Stratix 10 FPGA IP core.

Fa'amatalaga Fa'atino

Ole fa'ailoga data_valid e amata maualalo ile tulaga muamua e leai ni fa'amatalaga o lo'o faitauina mai le masini. A maeʻa ona fafaga se pulus maualuga-i-maualalo i le uafu ulufale faitau, o le Chip ID Intel Stratix 10 FPGA IP e faitau le ID puʻupuʻu tulaga ese. A maeʻa le faitau, faʻamaonia e le IP autu le faʻailoga data_valid e faʻaalia ai o le tulaga faʻapitoa ID ID ID i le taulaga o loʻo sauni mo le toe maua. Na'o le toe faia o le ta'aloga pe a e toe setiina le IP core. O le chip_id[63:0] o lo'o fa'amauina le tau o le ID chip fa'apitoa se'ia e toe fetu'una'i le masini po'o le toe setiina o le IP core.

Fa'aaliga: E le mafai ona e faʻataʻitaʻiina le Chip ID IP core ona o le IP core e maua le tali i faʻamaumauga ID ID mai le SDM. Ina ia faʻamaonia lenei IP autu, Intel fautuaina e te faia suʻesuʻega meafaigaluega.

Taulaga

Ata 1: Chip ID Intel Stratix 10 FPGA IP Core Taulaga

Laulau 2: Chip ID Intel Stratix 10 FPGA IP Core Taulaga Fa'amatalaga

Taulaga	I/O	Tele (Bit)	Fa'amatalaga
clkin	Ulufale	1	Fafaga fa'ailo uati ile poloka ID chip. Ole maualuga ole taimi e lagolagoina e tutusa ma lau uati fa'aoga.
toe setiina	Ulufale	1	Synchronous toe setiina e toe setiina le autu IP. Ina ia toe setiina le IP autu, faʻamaonia le toe setiina maualuga mo le itiiti ifo i le 10 clkin cycles.
data_vali	Tuuina atu	1	Fa'ailoa mai ua sauni le ID chip tulaga ese mo le toe maua. Afai e maualalo le faailo, o le IP autu o loʻo i le tulaga muamua pe o loʻo faʻagasolo e utaina faʻamatalaga mai se ID fuse. A maeʻa ona faʻamaonia e le IP autu le faʻailoga, ua sauni le faʻamaumauga mo le toe maua mai i le chip_id [63..0] port output.
chip_id	Tuuina atu	64	Fa'ailoa le ID pu'upu'u tulaga ese e tusa ai ma lona nofoaga ID fuse. O fa'amaumauga e na'o le aoga pe a uma ona fa'amaonia e le IP core le fa'ailoga data_valid. Ole tau ile power-up e toe seti ile 0. O le chip_id [63:0]output port e taofia le tau o le ID chip tulaga ese seia e toe fetuutuunai le masini pe toe setiina le IP core.
faitau	Ulufale	1	O le fa'ailoga faitau e fa'aaoga e faitau ai le tau ID mai le masini. Soo se taimi lava e suia ai le tau o le faailo mai le 1 i le 0, o le IP autu e faʻaosoina le faʻagaioiga ID faitau. E tatau ona e aveina le faailo i le 0 pe a le faʻaaogaina. Ina ia amata le galuega ID faitau, ave le faailo maualuga mo le itiiti ifo ma le 3 taamilosaga uati, ona toso ifo lea i lalo. O le IP autu e amata ona faitau le tau o le ID chip.

Avanoa ile Chip ID Intel Stratix 10 FPGA IP e ala ile Signal Tap

A e suiina le faailo faitau, o le Chip ID Intel Stratix 10 FPGA IP autu e amata ona faitau le ID chip mai le Intel Stratix 10 masini. A sauni le ID chip, o le Chip ID Intel Stratix 10 FPGA IP core e faʻamaonia le faʻailoga data_valid ma faʻamutaina le JTAG avanoa.

Fa'aaliga: Fa'ataga se fa'atuai e tutusa ma le tCD2UM pe a mae'a le fa'atulagaina atoa o chip a'o le'i taumafai e faitau le ID pu'e tulaga ese. Fa'asino le fa'amaumauga o masini mo le tau tCD2UM.

Toe setiina le Chip ID Intel Stratix 10 FPGA IP Core

Ina ia toe setiina le IP autu, e tatau ona e faʻamaonia le faʻailoga toe setiina mo le itiiti ifo ma le sefulu taamilosaga uati.

Manatua

1. Mo masini Intel Stratix 10, aua le toe setiina le IP autu seia oʻo i le tCD2UM pe a maeʻa le amataina o le pu. Fa'asino le fa'amaumauga o masini mo le tau tCD2UM.
2. Mo taʻiala faʻapitoa IP, e tatau ona e vaʻai i le Intel Stratix 10 Reset Release IP vaega i le Intel Stratix 10 Configuration User Guide.

Fa'amatalaga Fa'atatau

Intel Stratix 10 Configuration User Guide

• Tuuina atu nisi faʻamatalaga e uiga i le Intel Stratix 10 Reset Release IP.

Chip ID Intel FPGA IP Cores

O lenei vaega o loʻo faʻamatalaina ai le IP cores

• ID Chip tulagaese Intel Arria 10 FPGA IP autu
• ID Chip tulagaese Intel Cyclone 10 GX FPGA IP autu
• ID Chip tulagaese Intel FPGA IP autu

Fa'amatalaga Fa'atino

Ole fa'ailoga data_valid e amata maualalo ile tulaga muamua lea e leai ni fa'amatalaga o lo'o faitauina mai le masini. A maeʻa ona fafaga se faʻailoga uati i le clkin input port, e faitau e le Chip ID Intel FPGA IP core le ID puʻupuʻu tulaga ese. A maeʻa le faitau, faʻamaonia e le IP autu le faʻailoga data_valid e faʻaalia ai o le tulaga faʻapitoa ID ID ID i le taulaga o loʻo sauni mo le toe maua. Na'o le toe faia o le ta'aloga pe a e toe setiina le IP core. O le chip_id[63:0] o lo'o fa'amauina le tau o le ID chip fa'apitoa se'ia e toe fetu'una'i le masini po'o le toe setiina o le IP core.

Fa'aaliga: Ole Intel Chip ID IP core e leai se faʻataʻitaʻiga faʻataʻitaʻiga files. Ina ia faʻamaonia lenei IP autu, Intel fautuaina e te faia suʻesuʻega meafaigaluega.

Ata 2: Chip ID Intel FPGA IP Core Taulaga

Laulau 3: Chip ID Intel FPGA IP Core Taulaga Fa'amatalaga

Taulaga	I/O	Tele (Bit)	Fa'amatalaga
clkin	Ulufale	1	Fafaga fa'ailo uati ile poloka ID chip. Ole maualuga ole alaleo lagolago e fa'apea: • Mo Intel Arria 10 ma Intel Cyclone 10 GX: 30 MHz. • Mo Intel MAX 10, Stratix V, Arria V ma le Afa V: 100 MHz.
toe setiina	Ulufale	1	Synchronous toe setiina e toe setiina le autu IP. Ina ia toe setiina le IP core, fa'amaualuga le fa'ailoga toe setiina mo le itiiti ifo i le 10 ta'amilosaga (1). O le chip_id [63:0]output port e taofia le tau o le ID chip tulaga ese seia e toe fetuutuunai le masini pe toe setiina le IP core.
data_vali	Tuuina atu	1	Fa'ailoa mai ua sauni le ID chip tulaga ese mo le toe maua. Afai e maualalo le faailo, o le IP autu o loʻo i le tulaga muamua pe o loʻo faʻagasolo e utaina faʻamatalaga mai se ID fuse. A maeʻa ona faʻamaonia e le IP autu le faʻailoga, ua sauni le faʻamaumauga mo le toe maua mai i le chip_id [63..0] port output.
chip_id	Tuuina atu	64	Fa'ailoa le ID pu'upu'u tulaga ese e tusa ai ma lona nofoaga ID fuse. O fa'amaumauga e na'o le aoga pe a uma ona fa'amaonia e le IP core le fa'ailoga data_valid. Ole tau ile power-up e toe seti ile 0.

Avanoa i le ID Chip Tulaga ese Intel Arria 10 FPGA IP ma ID Chip Tulaga ese Intel Cyclone 10 GX FPGA IP e ala i le Tap Faailoga

Fa'aaliga: O le Intel Arria 10 ma le Intel Cyclone 10 GX chip ID e le mafai ona maua pe afai e iai sau isi faʻaoga poʻo IP cores e maua ai le JTAG i le taimi e tasi. Mo example, le Signal Tap II Logic Analyzer, Transceiver Toolkit, in-system signals or probes, ma le SmartVID Controller IP core.

A e suiina le faailo toe setiina, o le Unique Chip ID Intel Arria 10 FPGA IP ma Unique Chip ID Intel Cyclone 10 GX FPGA IP cores amata faitau le ID chip mai le Intel Arria 10 poʻo le Intel Cyclone 10 GX masini. A sauni le ID chip, o le Unique Chip ID Intel Arria 10 FPGA IP ma Unique Chip ID Intel Cyclone 10 GX FPGA IP cores fa'amaonia le data_valid signal ma fa'ai'u le J.TAG avanoa.

Fa'aaliga: Fa'ataga se fa'atuai e tutusa ma le tCD2UM pe a mae'a le fa'atulagaina atoa o chip a'o le'i taumafai e faitau le ID pu'e tulaga ese. Fa'asino le fa'amaumauga o masini mo le tau tCD2UM.

Toe setiina le Chip ID Intel FPGA IP Core

Ina ia toe setiina le IP autu, e tatau ona e faʻamaonia le faʻailoga toe setiina mo le itiiti ifo ma le sefulu taamilosaga uati. A maeʻa ona e faʻamalo le faʻailoga toe faʻaleleia, e toe faitau e le IP core le ID puʻupuʻu tulaga ese mai le fuse ID poloka. O le IP autu e faʻamaonia le faʻailoga data_valid pe a maeʻa le taʻaloga.

Fa'aaliga: Mo Intel Arria 10, Intel Cyclone 10 GX, Intel MAX 10, Stratix V, Arria V, ma le Cyclone V masini, aua le toe setiina le IP core se'ia le itiiti ifo i le tCD2UM pe a uma le fa'auluina o le pu. Fa'asino le fa'amaumauga o masini mo le tau tCD2UM.

Chip ID Intel FPGA IP Cores User Guide Archives

Afai e le o lisiina se fa'asologa autu o le IP, e fa'aoga le ta'iala mo le fa'asologa muamua o le IP.

IP Core Version	Fa'aoga Taiala
18.1	Chip ID Intel FPGA IP Cores User Guide
18.0	Chip ID Intel FPGA IP Cores User Guide

Tala'aga Toe Iloiloga o Pepa mo le Chip ID Intel FPGA IP Cores User Guide

Fa'amatalaga Fa'amaumauga	Intel Quartus® Prime Version	Suiga
2022.09.26	20.3	Ave'esea Puleaina o Poloketi Fa'ata'ita'iga Sili so'oga. Fa'afouina Fa'amatalaga Fa'atino i Chip ID Intel Stratix 10 FPGA IP Core. Fa'afouina Fa'amatalaga Fa'atino i Chip ID Intel FPGA IP Cores.
2020.10.05	20.3	Faʻafouina le faʻamatalaga o le clkin ma toe faʻafoʻi i le Laulau: Chip ID Intel FPGA IP Core Taulaga Fa'amatalaga e aofia ai faʻamatalaga Intel MAX 10. Fa'afouina le Toe setiina le Chip ID Intel FPGA IP Core vaega e aofia ai le lagolago mo le masini Intel MAX 10.
2019.05.17	19.1	Fa'afouina le Toe setiina le Chip ID Intel Stratix 10 FPGA IP Core autu e fa'aopoopo se fa'amatalaga lona lua e fa'atatau i ta'iala fa'atupu fa'aautu IP.
2019.02.19	18.1	Faʻaopoopo le lagolago mo le Intel MAX 10 masini i le IP Cores ma Meafaigaluega Lagolago laulau.
2018.12.24	18.1	Faaopoopo le Chip ID Intel FPGA IP Cores User Guide Archives vaega.  Toe fa'atulagaina le pepa e tu'uina atu ai fa'amatalaga atili i masini ta'itasi e lagolagoina.
2018.06.08	18.0	Fa'afou le fa'amatalaga o le taulaga. Fa'afou le fa'amatalaga toe setiina o le taulaga.
2018.05.07	18.0	Fa'aopoopo le taulaga faitau mo Chip ID Intel Stratix 10 FPGA IP IP autu.

 

Aso	Fa'aliliuga	Suiga
Tesema 2017	2017.12.11	Fa'afou le ulutala pepa mai Altera Unique Chip ID IP Core Taiala mo Tagata Fa'aoga. Faaopoopo Lagolago masini vaega.  Tu'ufa'atasi ma fa'aopoopo fa'amatalaga mai Altera Arria 10 Unique Chip ID IP Core Taiala mo Tagata Fa'aoga ma Stratix 10 Unique Chip ID IP Autu Tagata Ta'iala. Toe fa'ailoga ile Intel. Fa'afouina Fa'amatalaga Fa'atino. Fa'aopoopo Intel Cyclone 10 GX masini lagolago.
Me 2016	2016.05.02	Aveese fa'amatalaga autu IP masani ma fa'aopoopo le so'otaga ile Quartus Prime Handbook. Fa'afou fa'amatalaga e uiga i Arria 10 masini lagolago.
Setema, 2014	2014.09.02	• Fa'afou le ulutala pepa e atagia ai le igoa fou o le "Altera Unique Chip ID" IP autu.

Aso	Fa'aliliuga	Suiga
Aokuso, 2014	2014.08.18	Fa'afou laasaga o le fa'avasegaina mo le fa'atonu fa'asologa tuai. Faʻaopoopo faʻamatalaga o lenei IP autu e le lagolagoina Arria 10 mamanu.
Iuni, 2014	2014.06.30	Suia le MegaWizard Plug-In Manager faʻamatalaga ile IP Catalog. Faʻaopoopo faʻamatalaga masani e uiga i le faʻaleleia o pusa IP. Faʻaopoopoina faʻapipiʻi masani ma faʻamatalaga laisene. Ave'ese fa'amatalaga tulaga lagolago masini ua leva. O lo'o avanoa nei le lagolago ole masini IP ile IP Catalog ma le fa'atonu fa'ata'oto.
Setema, 2013	2013.09.20	Fa'afou e toe fa'aupuina le "Mauaina le ID chip o se masini FPGA" i le "Mauaina le ID ID tulaga ese o se masini FPGA"
Me, 2013	1.0	Fa'asalalauga muamua.

Lauina Manatu

Pepa / Punaoa

Intel Chip ID FPGA IP Cores [pdf] Taiala mo Tagata Fa'aoga Chip ID FPGA IP Cores, Chip ID, FPGA IP Cores, IP Cores

Fa'asinomaga

• Tusi Taiala