ઇન્ટેલ ચિપ ID FPGA IP કોરો
દરેક સપોર્ટેડ Intel® FPGA પાસે અનન્ય 64-બીટ ચિપ ID છે. ચિપ ID Intel FPGA IP કોરો તમને ઉપકરણ ઓળખ માટે આ ચિપ ID વાંચવાની મંજૂરી આપે છે.
- ઇન્ટેલ એફપીજીએ આઇપી કોરોનો પરિચય
- તમામ ઇન્ટેલ એફપીજીએ આઇપી કોરો વિશે સામાન્ય માહિતી પૂરી પાડે છે, જેમાં પેરામીટરાઇઝિંગ, જનરેટ, અપગ્રેડિંગ અને આઇપી કોરોનું અનુકરણ સામેલ છે.
- સંયુક્ત સિમ્યુલેટર સેટઅપ સ્ક્રિપ્ટ બનાવવી
- સિમ્યુલેશન સ્ક્રિપ્ટ્સ બનાવો જેને સોફ્ટવેર અથવા IP વર્ઝન અપગ્રેડ માટે મેન્યુઅલ અપડેટની જરૂર નથી.
ઉપકરણ સપોર્ટ
| આઇપી કોરો | સમર્થિત ઉપકરણો |
| ચિપ ID Intel Stratix® 10 FPGA IP કોર | ઇન્ટેલ સ્ટ્રેટિક્સ 10 |
| અનન્ય ચિપ ID Intel Arria® 10 FPGA IP કોર | ઇન્ટેલ એરિયા 10 |
| અનન્ય ચિપ ID Intel Cyclone® 10 GX FPGA IP કોર | ઇન્ટેલ સાયક્લોન 10 GX |
| અનન્ય ચિપ ID Intel MAX® 10 FPGA IP | ઇન્ટેલ મેક્સ 10 |
| અનન્ય ચિપ ID Intel FPGA IP કોર | સ્ટ્રેટિક્સ વી એરિયા વી ચક્રવાત વી |
સંબંધિત માહિતી
- અનન્ય ચિપ ID Intel MAX 10 FPGA IP કોર
ચિપ ID Intel Stratix 10 FPGA IP કોર
- આ વિભાગ ચિપ ID Intel Stratix 10 FPGA IP કોરનું વર્ણન કરે છે.
કાર્યાત્મક વર્ણન
data_valid સિગ્નલ પ્રારંભિક સ્થિતિમાં નીચું શરૂ થાય છે જ્યાં ઉપકરણમાંથી કોઈ ડેટા વાંચવામાં આવતો નથી. રેડીડ ઇનપુટ પોર્ટમાં ઉચ્ચ-થી-નીચું પલ્સ આપ્યા પછી, ચિપ ID Intel Stratix 10 FPGA IP અનન્ય ચિપ ID વાંચે છે. વાંચ્યા પછી, IP કોર ડેટા_valid સિગ્નલ પર ભાર મૂકે છે જે દર્શાવે છે કે આઉટપુટ પોર્ટ પર અનન્ય ચિપ ID મૂલ્ય પુનઃપ્રાપ્તિ માટે તૈયાર છે. જ્યારે તમે IP કોરને રીસેટ કરો છો ત્યારે જ ઓપરેશનનું પુનરાવર્તન થાય છે. chip_id[63:0] આઉટપુટ પોર્ટ યુનિક ચિપ આઈડીનું મૂલ્ય ધરાવે છે જ્યાં સુધી તમે ઉપકરણને પુનઃરૂપરેખાંકિત ન કરો અથવા IP કોરને ફરીથી સેટ કરો.
નોંધ: તમે ચિપ ID IP કોરનું અનુકરણ કરી શકતા નથી કારણ કે IP કોર SDM તરફથી ચિપ ID ડેટા પર પ્રતિસાદ મેળવે છે. આ IP કોરને માન્ય કરવા માટે, Intel ભલામણ કરે છે કે તમે હાર્ડવેર મૂલ્યાંકન કરો.
બંદરો
આકૃતિ 1: ચિપ ID Intel Stratix 10 FPGA IP કોર પોર્ટ્સ
કોષ્ટક 2: ચિપ ID Intel Stratix 10 FPGA IP કોર પોર્ટ્સ વર્ણન
| બંદર | I/O | કદ (બીટ) | વર્ણન |
| ક્લીન | ઇનપુટ | 1 | ચિપ ID બ્લોકને ઘડિયાળના સંકેતને ફીડ કરે છે. મહત્તમ સમર્થિત આવર્તન તમારી સિસ્ટમ ઘડિયાળની સમકક્ષ છે. |
| રીસેટ | ઇનપુટ | 1 | સિંક્રનસ રીસેટ જે IP કોરને રીસેટ કરે છે.
IP કોરને રીસેટ કરવા માટે, ઓછામાં ઓછા 10 clkin સાયકલ માટે રીસેટ સિગ્નલ ઉચ્ચ પર ભારપૂર્વક જણાવો. |
| data_valid | આઉટપુટ | 1 | સૂચવે છે કે અનન્ય ચિપ ID પુનઃપ્રાપ્તિ માટે તૈયાર છે. જો સિગ્નલ ઓછું હોય, તો IP કોર પ્રારંભિક સ્થિતિમાં હોય છે અથવા ફ્યુઝ IDમાંથી ડેટા લોડ કરવાની પ્રક્રિયામાં હોય છે. આઇપી કોર સિગ્નલની ખાતરી આપે તે પછી, ડેટા chip_id[63..0] આઉટપુટ પોર્ટ પર પુનઃપ્રાપ્તિ માટે તૈયાર છે. |
| chip_id | આઉટપુટ | 64 | તેના સંબંધિત ફ્યુઝ ID સ્થાન અનુસાર અનન્ય ચિપ ID સૂચવે છે. આઇપી કોર ડેટા_વેલીડ સિગ્નલનો દાવો કરે તે પછી જ ડેટા માન્ય છે.
પાવર-અપ પરનું મૂલ્ય 0 પર રીસેટ થાય છે. chip_id [63:0] આઉટપુટ પોર્ટ અનન્ય ચિપ ID નું મૂલ્ય ધરાવે છે જ્યાં સુધી તમે ઉપકરણને ફરીથી ગોઠવો નહીં અથવા IP કોરને ફરીથી સેટ કરો. |
| તૈયાર | ઇનપુટ | 1 | રીડીડ સિગ્નલનો ઉપયોગ ઉપકરણમાંથી ID મૂલ્ય વાંચવા માટે થાય છે. દર વખતે જ્યારે સિગ્નલ મૂલ્ય 1 થી 0 સુધી બદલાય છે, ત્યારે IP કોર રીડ ID ઑપરેશનને ટ્રિગર કરે છે.
જ્યારે બિનઉપયોગી હોય ત્યારે તમારે સિગ્નલને 0 પર ચલાવવું આવશ્યક છે. રીડ ID ઑપરેશન શરૂ કરવા માટે, ઓછામાં ઓછા 3 ઘડિયાળ ચક્ર માટે સિગ્નલને ઊંચો ચલાવો, પછી તેને નીચે ખેંચો. IP કોર ચિપ ID નું મૂલ્ય વાંચવાનું શરૂ કરે છે. |
સિગ્નલ ટેપ દ્વારા ચિપ આઈડી ઇન્ટેલ સ્ટ્રેટિક્સ 10 એફપીજીએ આઈપીને ઍક્સેસ કરવું
જ્યારે તમે રીડીડ સિગ્નલને ટૉગલ કરો છો, ત્યારે ચિપ ID Intel Stratix 10 FPGA IP કોર Intel Stratix 10 ઉપકરણમાંથી ચિપ ID વાંચવાનું શરૂ કરે છે. જ્યારે ચિપ આઈડી તૈયાર થાય છે, ત્યારે ચિપ આઈડી ઈન્ટેલ સ્ટ્રેટિક્સ 10 એફપીજીએ આઈપી કોર ડેટા_વેલીડ સિગ્નલનો દાવો કરે છે અને જે.TAG પ્રવેશ
નોંધ: અનન્ય ચિપ ID વાંચવાનો પ્રયાસ કરતા પહેલા સંપૂર્ણ ચિપ ગોઠવણી પછી tCD2UM ની સમકક્ષ વિલંબની મંજૂરી આપો. tCD2UM મૂલ્ય માટે સંબંધિત ઉપકરણ ડેટાશીટનો સંદર્ભ લો.
ચિપ ID Intel Stratix 10 FPGA IP કોરને રીસેટ કરી રહ્યું છે
IP કોર રીસેટ કરવા માટે, તમારે ઓછામાં ઓછા દસ ઘડિયાળ ચક્ર માટે રીસેટ સિગ્નલનો દાવો કરવો આવશ્યક છે.
નોંધ
- Intel Stratix 10 ઉપકરણો માટે, સંપૂર્ણ ચિપ આરંભ પછી ઓછામાં ઓછા tCD2UM સુધી IP કોરને ફરીથી સેટ કરશો નહીં. tCD2UM મૂલ્ય માટે સંબંધિત ઉપકરણ ડેટાશીટનો સંદર્ભ લો.
- IP કોર ઇન્સ્ટેન્ટિયેશન માર્ગદર્શિકા માટે, તમારે Intel Stratix 10 Configuration User Guide માં Intel Stratix 10 રીસેટ રિલીઝ IP વિભાગનો સંદર્ભ લેવો આવશ્યક છે.
ઇન્ટેલ સ્ટ્રેટિક્સ 10 રૂપરેખાંકન વપરાશકર્તા માર્ગદર્શિકા
- Intel Stratix 10 રીસેટ રીલીઝ IP વિશે વધુ માહિતી પ્રદાન કરે છે.
ચિપ ID Intel FPGA IP કોરો
આ વિભાગ નીચેના IP કોરોનું વર્ણન કરે છે
- અનન્ય ચિપ ID Intel Arria 10 FPGA IP કોર
- અનન્ય ચિપ ID ઇન્ટેલ ચક્રવાત 10 GX FPGA IP કોર
- અનન્ય ચિપ ID Intel FPGA IP કોર
કાર્યાત્મક વર્ણન
data_valid સિગ્નલ પ્રારંભિક સ્થિતિમાં ઓછા શરૂ થાય છે જ્યાં ઉપકરણમાંથી કોઈ ડેટા વાંચવામાં આવતો નથી. ક્લકિન ઇનપુટ પોર્ટ પર ઘડિયાળનો સંકેત આપ્યા પછી, ચિપ ID Intel FPGA IP કોર અનન્ય ચિપ ID વાંચે છે. વાંચ્યા પછી, IP કોર ડેટા_valid સિગ્નલ પર ભાર મૂકે છે જે દર્શાવે છે કે આઉટપુટ પોર્ટ પર અનન્ય ચિપ ID મૂલ્ય પુનઃપ્રાપ્તિ માટે તૈયાર છે. જ્યારે તમે IP કોરને રીસેટ કરો છો ત્યારે જ ઓપરેશનનું પુનરાવર્તન થાય છે. chip_id[63:0] આઉટપુટ પોર્ટ યુનિક ચિપ આઈડીનું મૂલ્ય ધરાવે છે જ્યાં સુધી તમે ઉપકરણને પુનઃરૂપરેખાંકિત ન કરો અથવા IP કોરને ફરીથી સેટ કરો.
નોંધ: Intel Chip ID IP કોરમાં સિમ્યુલેશન મોડલ નથી files આ IP કોરને માન્ય કરવા માટે, Intel ભલામણ કરે છે કે તમે હાર્ડવેર મૂલ્યાંકન કરો.
આકૃતિ 2: ચિપ ID ઇન્ટેલ FPGA IP કોર પોર્ટ્સ
કોષ્ટક 3: ચિપ ID ઇન્ટેલ FPGA IP કોર પોર્ટ્સ વર્ણન
| બંદર | I/O | કદ (બીટ) | વર્ણન |
| ક્લીન | ઇનપુટ | 1 | ચિપ ID બ્લોકને ઘડિયાળના સંકેતને ફીડ કરે છે. મહત્તમ સપોર્ટેડ ફ્રીક્વન્સીઝ નીચે મુજબ છે:
• Intel Arria 10 અને Intel Cyclone 10 GX: 30 MHz માટે. • Intel MAX 10, Stratix V, Arria V અને Cyclone V: 100 MHz માટે. |
| રીસેટ | ઇનપુટ | 1 | સિંક્રનસ રીસેટ જે IP કોરને રીસેટ કરે છે.
આઈપી કોર રીસેટ કરવા માટે, ઓછામાં ઓછા 10 ક્લીન સાયકલ(1) માટે રીસેટ સિગ્નલ હાઈ પર ભારપૂર્વક જણાવો. chip_id [63:0] આઉટપુટ પોર્ટ અનન્ય ચિપ ID નું મૂલ્ય ધરાવે છે જ્યાં સુધી તમે ઉપકરણને ફરીથી ગોઠવો નહીં અથવા IP કોરને ફરીથી સેટ કરો. |
| data_valid | આઉટપુટ | 1 | સૂચવે છે કે અનન્ય ચિપ ID પુનઃપ્રાપ્તિ માટે તૈયાર છે. જો સિગ્નલ ઓછું હોય, તો IP કોર પ્રારંભિક સ્થિતિમાં હોય છે અથવા ફ્યુઝ IDમાંથી ડેટા લોડ કરવાની પ્રક્રિયામાં હોય છે. આઇપી કોર સિગ્નલની ખાતરી આપે તે પછી, ડેટા chip_id[63..0] આઉટપુટ પોર્ટ પર પુનઃપ્રાપ્તિ માટે તૈયાર છે. |
| chip_id | આઉટપુટ | 64 | તેના સંબંધિત ફ્યુઝ ID સ્થાન અનુસાર અનન્ય ચિપ ID સૂચવે છે. આઇપી કોર ડેટા_વેલીડ સિગ્નલનો દાવો કરે તે પછી જ ડેટા માન્ય છે.
પાવર-અપ પરનું મૂલ્ય 0 પર રીસેટ થાય છે. |
સિગ્નલ ટેપ દ્વારા યુનિક ચિપ આઈડી ઈન્ટેલ એરિયા 10 એફપીજીએ આઈપી અને યુનિક ચિપ આઈડી ઈન્ટેલ સાયક્લોન 10 જીએક્સ એફપીજીએ આઈપીને ઍક્સેસ કરવું
નોંધ: Intel Arria 10 અને Intel Cyclone 10 GX ચિપ ID અગમ્ય છે જો તમારી પાસે J ને ઍક્સેસ કરતી અન્ય સિસ્ટમ્સ અથવા IP કોરો હોય.TAG સાથે સાથે માજી માટેample, સિગ્નલ ટેપ II લોજિક વિશ્લેષક, ટ્રાન્સસીવર ટૂલકીટ, ઇન-સિસ્ટમ સિગ્નલો અથવા પ્રોબ્સ અને SmartVID કંટ્રોલર IP કોર.
જ્યારે તમે રીસેટ સિગ્નલને ટૉગલ કરો છો, ત્યારે યુનિક ચિપ ID Intel Arria 10 FPGA IP અને Unique Chip ID Intel Cyclone 10 GX FPGA IP કોરો Intel Arria 10 અથવા Intel Cyclone 10 GX ઉપકરણમાંથી ચિપ ID વાંચવાનું શરૂ કરે છે. જ્યારે ચિપ આઈડી તૈયાર થાય છે, ત્યારે યુનિક ચિપ આઈડી ઈન્ટેલ એરિયા 10 એફપીજીએ આઈપી અને યુનિક ચિપ આઈડી ઈન્ટેલ સાયક્લોન 10 જીએક્સ એફપીજીએ આઈપી કોરો ડેટા_વેલીડ સિગ્નલનો દાવો કરે છે અને જે.TAG પ્રવેશ
નોંધ: અનન્ય ચિપ ID વાંચવાનો પ્રયાસ કરતા પહેલા સંપૂર્ણ ચિપ ગોઠવણી પછી tCD2UM ની સમકક્ષ વિલંબની મંજૂરી આપો. tCD2UM મૂલ્ય માટે સંબંધિત ઉપકરણ ડેટાશીટનો સંદર્ભ લો.
ચિપ ID Intel FPGA IP કોરને રીસેટ કરી રહ્યું છે
IP કોર રીસેટ કરવા માટે, તમારે ઓછામાં ઓછા દસ ઘડિયાળ ચક્ર માટે રીસેટ સિગ્નલનો દાવો કરવો આવશ્યક છે. તમે રીસેટ સિગ્નલને ડીઝર્ટ કરો તે પછી, IP કોર ફ્યુઝ ID બ્લોકમાંથી અનન્ય ચિપ ID ને ફરીથી વાંચે છે. આઇપી કોર ઓપરેશન પૂર્ણ કર્યા પછી ડેટા_વેલીડ સિગ્નલનો દાવો કરે છે.
નોંધ: Intel Arria 10, Intel Cyclone 10 GX, Intel MAX 10, Stratix V, Arria V અને Cyclone V ઉપકરણો માટે, સંપૂર્ણ ચિપ આરંભ પછી ઓછામાં ઓછા tCD2UM સુધી IP કોરને રીસેટ કરશો નહીં. tCD2UM મૂલ્ય માટે સંબંધિત ઉપકરણ ડેટાશીટનો સંદર્ભ લો.
ચિપ ID Intel FPGA IP કોરો વપરાશકર્તા માર્ગદર્શિકા આર્કાઇવ્સ
જો IP કોર સંસ્કરણ સૂચિબદ્ધ નથી, તો અગાઉના IP કોર સંસ્કરણ માટે વપરાશકર્તા માર્ગદર્શિકા લાગુ થાય છે.
| IP કોર સંસ્કરણ | વપરાશકર્તા માર્ગદર્શિકા |
| 18.1 | ચિપ ID ઇન્ટેલ FPGA IP કોરો વપરાશકર્તા માર્ગદર્શિકા |
| 18.0 | ચિપ ID ઇન્ટેલ FPGA IP કોરો વપરાશકર્તા માર્ગદર્શિકા |
ચિપ ID Intel FPGA IP કોરો વપરાશકર્તા માર્ગદર્શિકા માટે દસ્તાવેજ પુનરાવર્તન ઇતિહાસ
| દસ્તાવેજ સંસ્કરણ | ઇન્ટેલ ક્વાર્ટસ® પ્રાઇમ વર્ઝન | ફેરફારો |
| 2022.09.26 | 20.3 |
|
| 2020.10.05 | 20.3 |
|
| 2019.05.17 | 19.1 | અપડેટ કર્યું ચિપ ID Intel Stratix 10 FPGA IP કોરને રીસેટ કરી રહ્યું છે IP કોર ઇન્સ્ટેન્ટિયેશન માર્ગદર્શિકા સંબંધિત બીજી નોંધ ઉમેરવા માટેનો વિષય. |
| 2019.02.19 | 18.1 | માં Intel MAX 10 ઉપકરણો માટે સમર્થન ઉમેર્યું IP કોરો અને સપોર્ટેડ ઉપકરણો ટેબલ |
| 2018.12.24 | 18.1 |
|
| 2018.06.08 | 18.0 |
|
| 2018.05.07 | 18.0 | ચિપ ID Intel Stratix 10 FPGA IP IP કોર માટે રેડિડ પોર્ટ ઉમેર્યું. |
| તારીખ | સંસ્કરણ | ફેરફારો |
| ડિસેમ્બર 2017 | 2017.12.11 |
|
| મે 2016 | 2016.05.02 |
|
| સપ્ટેમ્બર, 2014 | 2014.09.02 | • “Altera Unique Chip ID” IP કોરના નવા નામને પ્રતિબિંબિત કરવા માટે દસ્તાવેજનું શીર્ષક અપડેટ કર્યું. |
| તારીખ | સંસ્કરણ | ફેરફારો |
| ઓગસ્ટ, 2014 | 2014.08.18 |
|
| જૂન, 2014 | 2014.06.30 |
|
| સપ્ટેમ્બર, 2013 | 2013.09.20 | "એક FPGA ઉપકરણની ચિપ ID પ્રાપ્ત કરવી" ને "FPGA ઉપકરણની અનન્ય ચિપ ID પ્રાપ્ત કરવી" માટે ફરીથી શબ્દ અપડેટ કરવામાં આવ્યો. |
| મે, 2013 | 1.0 | પ્રારંભિક પ્રકાશન. |
પ્રતિસાદ મોકલો
દસ્તાવેજો / સંસાધનો
 |
ઇન્ટેલ ચિપ ID FPGA IP કોરો [પીડીએફ] વપરાશકર્તા માર્ગદર્શિકા ચિપ આઈડી એફપીજીએ આઈપી કોરો, ચિપ આઈડી, એફપીજીએ આઈપી કોરો, આઈપી કોરો |
