Intel Chip ID FPGA Cores IP

Her Intel® FPGA-ya piştgirîkirî xwedan nasnameyek çîpê 64-bit yekta ye. Nasnameya çîpê Corên IP-ya Intel FPGA dihêle hûn ji bo nasnameya cîhazê vê ID-a çîpê bixwînin.

Information Related

• Danasîna Corên IP-ya Intel FPGA
  • Agahdariya gelemperî li ser hemî navokên IP-ê yên Intel FPGA peyda dike, di nav de parameterîzekirin, çêkirin, nûvekirin û simulkirina navikên IP-yê.
• Hilberîna Skrîptek Sazkirina Simulatora Hevbeş
  • Skrîptên simulasyonê biafirînin ku ji bo nûvekirina nermalavê an guhertoya IP-yê hewcedarî nûvekirinên destan nakin.

Piştgiriya Device

Cores IP	Amûrên Piştgirî
Chip ID Intel Stratix® 10 FPGA Core IP	Intel Stratix 10
Nasnameya Chip-ê ya Yekta Intel Arria® 10 FPGA Core IP	Intel Arria 10
Nasnameya Chip-a Yekta Intel Cyclone® 10 GX FPGA Core IP	Intel Cyclone 10 GX
Nasnameya Chip-a Yekta Intel MAX® 10 FPGA IP	Intel MAX 10
Nasnameya Chip-a yekta Intel FPGA IP-ya bingehîn	Stratix V Arria V Cyclone V

Information Related

• Nasnameya Chip-a Yekta Intel MAX 10 FPGA Core IP

Nasnameya Chip Intel Stratix 10 FPGA IP Core

• Ev beş core IP-ya Chip ID Intel Stratix 10 FPGA vedibêje.

Danasîna fonksiyonel

Nîşaneya data_valid di rewşa destpêkê de ku tu dane ji cîhazê nayê xwendin kêm dest pê dike. Piştî ku pêldanek bilind-bi nizm li bendera têketina xwendinê vedixwe, Chip ID Intel Stratix 10 FPGA IP-ya çîpê yekta dixwîne. Piştî xwendinê, bingeha IP-ê nîşana data_valid destnîşan dike ku destnîşan dike ku nirxa nasnameya chip-a yekta ya li porta derketinê ji bo wergirtinê amade ye. Operasyon tenê dema ku hûn navika IP-ê ji nû ve saz bikin dubare dibe. Porta derketinê ya chip_id[63:0] nirxa nasnameya çîpê ya yekta digire heya ku hûn amûrê ji nû ve mîheng bikin an jî bingeha IP-ê ji nû ve saz bikin.

Not: Hûn nikarin bingeha IP-ya Chip ID-ê simul bikin ji ber ku navika IP-ê bersivê li ser daneya ID-a çîpê ji SDM-ê distîne. Ji bo pejirandina vê bingeha IP-ê, Intel pêşniyar dike ku hûn nirxandina hardware bikin.

Ports

jimar 1: Chip ID Intel Stratix 10 FPGA IP Core Ports

Tablo 2: Chip ID Intel Stratix 10 FPGA IP Core Ports Description

Bender	I/O	Mezinahî (Bît)	Terîf
clkin	Beyan	1	Sînyala demjimêrê dide bloka ID-a çîpê. Frekansa herî zêde ya piştgirîkirî bi demjimêra pergala we re wekhev e.
reset	Beyan	1	Vesazkirina hevdemî ya ku bingeha IP-ê vedigire. Ji bo sifirkirina bingeha IP-ê, bi kêmî ve 10 çerxên klkinê sînyala vesazkirinê bilind bikin.
data_derbasdar	Karûabr	1	Nîşan dide ku nasnameya çîpê ya yekta ji bo wergirtinê amade ye. Ger îşaret kêm be, navika IP-yê di rewşa destpêkê de ye an di pêşkeftinê de ye ku daneya ji nasnameya sîgorteyê bar bike. Piştî ku navika IP-yê îşaretê destnîşan dike, dane ji bo wergirtinê li porta derketinê ya chip_id[63..0] amade ye.
chip_id	Karûabr	64	Nasnameya çîpê ya yekta li gorî cîhê nasnameya sîgorteya wê ya têkildar destnîşan dike. Dane tenê piştî ku bingeha IP-ê nîşana data_valid destnîşan dike derbasdar e. Nirxa di hêzbûnê de vedigere 0. Porta derketinê ya chip_id [63:0] nirxa nasnameya çîpê ya yekta digire heya ku hûn amûrê ji nû ve mîheng bikin an jî bingeha IP-yê ji nû ve saz bikin.
xwendin	Beyan	1	Nîşana xwendinê ji bo xwendina nirxa nasnameyê ji cîhazê tê bikar anîn. Her gava ku nirxa sînyalê ji 1 ber 0 diguhezîne, navika IP-ê xebata ID-a xwendinê vedike. Dema ku neyê bikaranîn divê hûn sînyalê bixin 0. Ji bo destpêkirina operasyona ID-ê ya xwendinê, herî kêm 3 çerxên demjimêrê sînyalê bilind bikin, dûv re wê nizm bikişînin. Navika IP-ê dest bi xwendina nirxa nasnameya çîpê dike.

Gihîştina Nasnameya Chip Intel Stratix 10 FPGA IP bi navgîniya Signal Tap

Gava ku hûn îşareta xwendinê diguhezînin, navika IP-ya Chip ID Intel Stratix 10 FPGA dest bi xwendina nasnameya çîpê ji cîhaza Intel Stratix 10 dike. Gava ku ID-ya çîpê amade ye, Nasnameya Chip Intel Stratix 10 FPGA-ya IP-ya bingehîn nîşana data_valid destnîşan dike û J bi dawî dike.TAG navketin.

Not: Berî ku hûn hewil bidin ku nasnameya çîpê ya yekta bixwînin, piştî veavakirina çîpê ya tevahî, derengek bi qasî tCD2UM destûr bidin. Ji bo nirxa tCD2UM pelgeya daneya cîhaza têkildar binihêrin.

Veavakirina Chip ID Intel Stratix 10 FPGA Core IP

Ji bo sifirkirina bingeha IP-ê, divê hûn bi kêmî ve deh çerxên demjimêrê sînyala vesazkirinê destnîşan bikin.

Not

1. Ji bo cîhazên Intel Stratix 10, piştî destpêkirina tam çîpê heya kêmî tCD2UM-ê navika IP-yê ji nû ve nekin. Ji bo nirxa tCD2UM pelgeya daneya cîhaza têkildar binihêrin.
2. Ji bo rêbernameyên sazkirina bingehîn ên IP-yê, divê hûn serî li beşa Intel Stratix 10 Reset Release IP-ya di Rêbernameya Bikarhêner Veavakirina Intel Stratix 10 de bidin.

Information Related

Rêbernameya Bikarhêner Veavakirina Intel Stratix 10

• Di derbarê Intel Stratix 10 Reset Release IP de bêtir agahdarî peyda dike.

Nasnameya Chip Intel FPGA Cores IP

Ev beş core IP-ya jêrîn diyar dike

• Nasnameya Chip-ê ya Yekta Intel Arria 10 FPGA Core IP
• Nasnameya Chip-ê ya yekta Intel Cyclone 10 GX FPGA Core IP
• Nasnameya Chip-a yekta Intel FPGA IP-ya bingehîn

Danasîna fonksiyonel

Nîşaneya data_valid di rewşa destpêkê de ku tu dane ji cîhazê nayê xwendin kêm dest pê dike. Piştî ku sînyalek demjimêrê dide porta têketina clkin, navika IP-ya Intel FPGA-ya Chip ID-a çîpê yekta dixwîne. Piştî xwendinê, bingeha IP-ê nîşana data_valid destnîşan dike ku destnîşan dike ku nirxa nasnameya chip-a yekta ya li porta derketinê ji bo wergirtinê amade ye. Operasyon tenê dema ku hûn navika IP-ê ji nû ve saz bikin dubare dibe. Porta derketinê ya chip_id[63:0] nirxa nasnameya çîpê ya yekta digire heya ku hûn amûrê ji nû ve mîheng bikin an jî bingeha IP-ê ji nû ve saz bikin.

Not: Navika IP-ya Intel Chip ID-ê modela simulasyonê tune files. Ji bo pejirandina vê bingeha IP-ê, Intel pêşniyar dike ku hûn nirxandina hardware bikin.

jimar 2: Chip ID Intel FPGA IP Core Ports

Tablo 3: Chip ID Intel FPGA IP Core Ports Description

Bender	I/O	Mezinahî (Bît)	Terîf
clkin	Beyan	1	Sînyala demjimêrê dide bloka ID-a çîpê. Herî zêde frekansên piştgirî wiha ne: • Ji bo Intel Arria 10 û Intel Cyclone 10 GX: 30 MHz. • Ji bo Intel MAX 10, Stratix V, Arria V û Cyclone V: 100 MHz.
reset	Beyan	1	Vesazkirina hevdemî ya ku bingeha IP-ê vedigire. Ji bo sifirkirina navika IP-yê, bi kêmî ve 10 çerxên klkinê sînyala vesazkirinê bilind bikin (1). Porta derketinê ya chip_id [63:0] nirxa nasnameya çîpê ya yekta digire heya ku hûn amûrê ji nû ve mîheng bikin an jî bingeha IP-yê ji nû ve saz bikin.
data_derbasdar	Karûabr	1	Nîşan dide ku nasnameya çîpê ya yekta ji bo wergirtinê amade ye. Ger îşaret kêm be, navika IP-yê di rewşa destpêkê de ye an di pêşkeftinê de ye ku daneya ji nasnameya sîgorteyê bar bike. Piştî ku navika IP-yê îşaretê destnîşan dike, dane ji bo wergirtinê li porta derketinê ya chip_id[63..0] amade ye.
chip_id	Karûabr	64	Nasnameya çîpê ya yekta li gorî cîhê nasnameya sîgorteya wê ya têkildar destnîşan dike. Dane tenê piştî ku bingeha IP-ê nîşana data_valid destnîşan dike derbasdar e. Nirxa di hêzbûnê de vedigere 0.

Gihîştina Nasnameya Chip-a Yekta Intel Arria 10 FPGA IP û Nasnameya Chip-a Yekta Intel Cyclone 10 GX FPGA IP-ê bi navgîniya Signal Tap

Not: Ger hûn pergalên din an jî navgînên IP-yê yên ku xwe bigihînin J-ê nasnameya çîpê Intel Arria 10 û Intel Cyclone 10 GX nayê gihîştin.TAG hevdemî. Ji bo example, Signal Tap II Logic Analyzer, Transceiver Toolkit, sînyalên nav-pergalê an sondajên, û SmartVID Controller IP core.

Gava ku hûn îşareta vesazkirinê diguhezînin, Nasnameya Chip-a Unique Intel Arria 10 FPGA IP û Corên IP-ya Unique Chip ID Intel Cyclone 10 GX FPGA dest bi xwendina nasnameya çîpê ji cîhazaIntel Arria 10 an Intel Cyclone 10 GX dikin. Dema ku Nasnameya çîpê amade ye, Nasnameya Chip-a Yekta Intel Arria 10 FPGA IP û Nasnameya Chip-a Yekta Intel Cyclone 10 GX FPGA navikên IP-yê nîşana data_valid destnîşan dikin û J bi dawî dibe.TAG navketin.

Not: Berî ku hûn hewil bidin ku nasnameya çîpê ya yekta bixwînin, piştî veavakirina çîpê ya tevahî, derengek bi qasî tCD2UM destûr bidin. Ji bo nirxa tCD2UM pelgeya daneya cîhaza têkildar binihêrin.

Veavakirina Chip ID Intel FPGA Core IP

Ji bo sifirkirina bingeha IP-ê, divê hûn bi kêmî ve deh çerxên demjimêrê sînyala vesazkirinê destnîşan bikin. Piştî ku hûn sînyala vesazkirinê jêbirin, navika IP-yê nasnameya çîpê ya yekta ji bloka ID ya sîgorteyê ji nû ve dixwîne. Navê IP-ê piştî ku operasyonê qediya nîşana data_valid destnîşan dike.

Not: Ji bo cîhazên Intel Arria 10, Intel Cyclone 10 GX, Intel MAX 10, Stratix V, Arria V, û Cyclone V, heya ku bi kêmî ve tCD2UM piştî destpêkirina çîpê ya tevahî, navika IP-yê ji nû ve nekin. Ji bo nirxa tCD2UM pelgeya daneya cîhaza têkildar binihêrin.

Chip ID Intel FPGA IP Cores Rêbernameya Bikarhêner Arşîvên

Ger guhertoyek bingehîn a IP-yê neyê navnîş kirin, rêbernameya bikarhêner ji bo guhertoya bingehîn a IP-ya berê derbas dibe.

Guhertoya Core IP	Rehbera bikaranînê
18.1	Chip ID Intel FPGA IP Cores Rêbernameya Bikarhêner
18.0	Chip ID Intel FPGA IP Cores Rêbernameya Bikarhêner

Dîroka Guhertoya Belgeyê ji bo Nasnameya Chip Intel FPGA Cores IP-ya Bikarhêner

Guhertoya Belgeyê	Intel Quartus® Guhertoya Serokwezîr	Changes
2022.09.26	20.3	Rakirin Rêvebiriya Projeyê Pratîkên çêtirîn girêk. Nûkirin Danasîna fonksiyonel di Chip ID Intel Stratix 10 FPGA Core IP. Nûkirin Danasîna fonksiyonel di Chip ID Intel FPGA Cores IP.
2020.10.05	20.3	Danasîna clkin û resetportên di Tabloyê de nûve kir: Chip ID Intel FPGA IP Core Ports Description ku hûrguliyên Intel MAX 10 tê de hebe. Nûvekirin Veavakirina Chip ID Intel FPGA Core IP beşa ku ji bo cîhaza Intel MAX 10 piştgirî digire.
2019.05.17	19.1	Nûvekirin Veavakirina Chip ID Intel Stratix 10 FPGA Core IP mijarek ku di derbarê rêwerzên sazkirina bingehîn ên IP-ê de têbîniyek duyemîn zêde bike.
2019.02.19	18.1	Piştgiriya ji bo cîhazên Intel MAX 10 di nav de zêde kir Cores IP û Amûrên Piştgir mêz.
2018.12.24	18.1	Zêde kirin Chip ID Intel FPGA IP Cores Rêbernameya Bikarhêner Arşîvên liq.  Belge ji nû ve ava kir da ku bêtir hûrgulî li ser cîhazên piştgirî yên têkildar peyda bike.
2018.06.08	18.0	Danasîna porta xwendî nûve kir. Danasîna porta vesazkirinê nûve kir.
2018.05.07	18.0	Ji bo Chip ID Intel Stratix 10 FPGA IP-ya bingehîn porta xwendinê zêde kir.

 

Rojek	Awa	Changes
Berfanbar 2017	2017.12.11	Sernavê belgeyê ji nûve kir Altera Unique Chip ID Core Rêbernameya Bikarhêner. Zêde kirin Piştgiriya Device liq.  Agahiyên hevgirtî û zêdekirî ji Altera Arria 10 Rêbernameya Bikarhêner a IP-ya Core ya Nasnameya Yekane ya Chip û Stratix 10 Rêbernameya Bikarhêner Core IP-Nasnameya Chip-a Yekta. Rebranded bo Intel. Nûkirin Danasîna fonksiyonel. Piştgiriya cîhaza Intel Cyclone 10 GX zêde kir.
Gulan 2016	2016.05.02	Agahdariya bingehîn ya IP-ya standard rakirin û zencîreya Destana Quartus Prime zêde kir. Nîşeya nûvekirî di derbarê piştgiriya cîhaza Arria 10 de.
Îlon, 2014	2014.09.02	• Sernavê belgeyê nûve kirin da ku navê nû ya "Altera Unique Chip ID" IP-ya bingehîn nîşan bide.

Rojek	Awa	Changes
Tebax, 2014	2014.08.18	Ji bo edîtorê parameterê mîras gavên parameterîzasyonê nûve kirin. Têbînî lê zêde kir ku ev bingeha IP-ê sêwiranên Arria 10 piştgirî nake.
Hezîran, 2014	2014.06.30	Agahdariya Rêvebirê Pêveka MegaWizard bi Kataloga IP-yê veguherand. Agahdariya standard di derbarê nûvekirina core IP-ê de zêde kir. Agahdariya sazkirinê û lîsansê ya standard zêde kir. Agahdariya asta piştevaniya cîhaza kevnar hate rakirin. Piştgiriya cîhaza bingehîn a IP-ê naha di Kataloga IP-yê û edîtorê parametreyê de heye.
Îlon, 2013	2013.09.20	Ji nû ve hatî nûvekirin "Bidestxistina Nasnameya çîpê ya amûrek FPGA" bi "Bidestxistina Nasnameya çîpê ya yekta ya cîhazek FPGA"
Gulan, 2013	1.0	Serbestberdana destpêkê.

Send Feedback

Belge / Çavkanî

Intel Chip ID FPGA Cores IP [pdf] Rehbera bikaranînê Nasnameya Chip FPGA Corên IP, Nasnameya Chip, Corên IP-ya FPGA, Corên IP-yê

Çavkanî

• Manual Bikarhêner