intel AN 496 usando o núcleo IP do oscilador interno

Usando o núcleo IP do oscilador interno

Os dispositivos Intel® compatibles ofrecen unha característica única de oscilador interno. Como se mostra no deseño exampOs descritos nesta nota da aplicación, os osciladores internos son unha excelente opción para implementar deseños que requiren sincronización, aforrando así espazo a bordo e custos asociados aos circuítos de reloxo externo.

Información relacionada

• Deseño Example para MAX® II
  • Ofrece o deseño MAX® II files para esta nota de solicitude (AN 496).
• Deseño Example para MAX® V
  • Ofrece o deseño MAX® V files para esta nota de solicitude (AN 496).
• Deseño Example para Intel MAX® 10
  • Ofrece o deseño Intel MAX® 10 files para esta nota de solicitude (AN 496).

Osciladores internos

A maioría dos deseños requiren un reloxo para o seu funcionamento normal. Podes usar o núcleo IP do oscilador interno para a fonte do reloxo no deseño do usuario ou con fins de depuración. Cun oscilador interno, os dispositivos Intel compatibles non requiren circuítos de reloxo externos. Por example, pode usar o oscilador interno para cumprir os requisitos de temporización dun controlador LCD, controlador de bus de xestión do sistema (SMBus) ou calquera outro protocolo de interface, ou para implementar un modulador de ancho de pulso. Isto axuda a minimizar o número de compoñentes, o espazo na placa e reduce o custo total do sistema. Pode crear unha instancia do oscilador interno sen crear unha instancia da memoria flash do usuario (UFM) utilizando o núcleo IP do oscilador dos dispositivos Intel compatibles no software Intel Quartus® Prime para dispositivos MAX® II e MAX V. Para os dispositivos Intel MAX 10, os osciladores están separados do UFM. A frecuencia de saída do oscilador, osc, é un cuarto da frecuencia indivisa do oscilador interno.

Rango de frecuencia para dispositivos Intel compatibles

Dispositivos	Reloxo de saída do oscilador interno (1) (MHz)
MAX II	3.3 - 5.5
MAX V	3.9 - 5.3
Intel MAX 10	55 – 116 (2), 35 – 77 (3)

1. O porto de saída para o núcleo IP do oscilador interno é osc nos dispositivos MAX II e MAX V, e clkout en todos os demais dispositivos compatibles.

Dispositivos	Reloxo de saída do oscilador interno (1) (MHz)
Cyclone® III (4)	80 (máximo)
Ciclón IV	80 (máximo)
Ciclón V	100 (máximo)
Ciclón Intel 10 GX	100 (máximo)
Intel Cyclone 10 LP	80 (máximo)
Arria® II GX	100 (máximo)
Arria V	100 (máximo)
Intel Arria 10	100 (máximo)
Stratix® V	100 (máximo)
Intel Stratix 10	170 - 230

1. O porto de saída para o núcleo IP do oscilador interno é osc nos dispositivos MAX II e MAX V, e clkout en todos os demais dispositivos compatibles.
2. Para 10M02, 10M04, 10M08, 10M16 e 10M25.
3. Para 10M40 e 10M50.
4. Compatible coa versión de software Intel Quartus Prime 13.1 e anteriores.

Oscilador interno como parte do UFM para dispositivos MAX II e MAX V

O oscilador interno forma parte do bloque Program Erase Control, que controla a programación e o borrado do UFM. O rexistro de datos contén os datos que se van enviar ou recuperar da UFM. O rexistro de enderezos contén o enderezo desde o que se recuperan os datos ou o enderezo no que se escriben os datos. O oscilador interno para o bloque UFM está habilitado cando se executa a operación BORRAR, PROGRAMAR e LECTURA.

Descrición do PIN para o núcleo IP do oscilador interno

Sinal	Descrición
obsceno	Use para activar o oscilador interno. Entrada alta para activar o oscilador.
osc/clkout (5)	Saída do oscilador interno.

Usando o oscilador interno en dispositivos MAX II e MAX V

O oscilador interno ten unha única entrada, oscena, e unha única saída, osc. Para activar o oscilador interno, use oscena. Cando está activado, un reloxo coa frecuencia está dispoñible na saída. Se a oscena é baixa, a saída do oscilador interno é constante.

Para crear unha instancia do oscilador interno, siga estes pasos

1. No menú Ferramentas do software Intel Quartus Prime, faga clic en Catálogo IP.
2. Na categoría Biblioteca, expande as funcións básicas e E/S.
3. Seleccione oscilador MAX II/MAX V e despois de facer clic en Engadir, aparece o Editor de parámetros IP. Agora podes seleccionar a frecuencia de saída do oscilador.
4. Nas bibliotecas de simulación, o modelo files que deben incluírse están listados. Fai clic en Seguinte.
5. Seleccione o files para ser creado. Fai clic en Finalizar. Os seleccionados files créanse e pódese acceder desde a saída file cartafol. Despois de engadir o código de instanciación ao file, a entrada de oscena debe facerse como un fío e asignarse como un valor lóxico de "1" para activar o oscilador.

Usando o oscilador interno en todos os dispositivos compatibles (excepto os dispositivos MAX II e MAX V)

O oscilador interno ten unha única entrada, oscena, e unha única saída, osc. Para activar o oscilador interno, use oscena. Cando está activado, un reloxo coa frecuencia está dispoñible na saída. Se a oscena é baixa, a saída do oscilador interno é constante.

Para crear unha instancia do oscilador interno, siga estes pasos

1. No menú Ferramentas do software Intel Quartus Prime, faga clic en Catálogo IP.
2. Na categoría Biblioteca, expanda a Programación de funcións e configuración básicas.
3. Seleccione Oscilador interno (ou Reloxo de configuración Intel FPGA S10 para dispositivos Intel Stratix 10) e despois de facer clic en Engadir, aparece o Editor de parámetros IP.
4. No cadro de diálogo Nova instancia de IP:
   • Establece o nome de nivel superior da túa IP.
   • Seleccione a familia de dispositivos.
   • Seleccione o dispositivo.
5. Fai clic en Aceptar.
6. Para xerar o HDL, faga clic en Xerar HDL.
7. Fai clic en Xerar.

Os seleccionados files créanse e pódese acceder desde a saída file cartafol tal e como se especifica na ruta do directorio de saída. Despois de engadir o código de instanciación ao file, a entrada de oscena debe facerse como un fío e asignarse como un valor lóxico de "1" para activar o oscilador.

Implementación

Podes implementar estes deseños por exemploampcon dispositivos MAX II, MAX V e Intel MAX 10, todos eles con función de oscilador interno. A implementación implica a demostración da función do oscilador interno asignando a saída do oscilador a un contador e dirixindo os pins de E/S de propósito xeral (GPIO) nos dispositivos MAX II, MAX V e Intel MAX 10.

Deseño Example 1: Orientación a unha placa de demostración MDN-82 (dispositivos MAX II)

Deseño Example 1 está feito para impulsar os LED para crear un efecto de desprazamento, demostrando así o oscilador interno usando a placa de demostración MDN-82.

EPM240G Asignacións de pines para o deseño Example 1 Usando a placa de demostración MDN-82

Asignación de pins EPM240G
Sinal	Pin	Sinal	Pin
d2	pin 69	d3	pin 40
d5	pin 71	d6	pin 75
d8	pin 73	d10	pin 73
d11	pin 75	d12	pin 71
d4_1	pin 85	d4_2	pin 69
d7_1	pin 87	d7_2	pin 88
d9_1	pin 89	d9_2	pin 90
sw9	pin 82	—	—

Asigne os pinos non utilizados como se indica a entrada no software Intel Quartus Prime.

Para demostrar este deseño no taboleiro de demostración MDN-B2, siga estes pasos

1. Acende o taboleiro de demostración (utilizando o interruptor deslizante SW1).
2. Descarga o deseño no MAX II CPLD a través do JTAG cabeceira JP5 na placa de demostración e un cable de programación convencional (Intel FPGA Parallel Port Cable ou Intel FPGA Download Cable). Mantén presionado SW4 no taboleiro de demostración antes e durante o inicio do proceso de programación. Despois de completar, apague a alimentación e retire o JTAG conector.
3. Observe a secuencia de LED de desprazamento nos LED vermellos e nos LED bicolor. Premendo SW9 no taboleiro de demostración desactiva o oscilador interno e os LED de desprazamento conxelaranse nas súas posicións actuais.

Deseño Example 2: Orientación a un kit de desenvolvemento de dispositivos MAX V

En Deseño ExampNo 2, a frecuencia de saída do oscilador divídese por 221 antes de marcar un contador de 2 bits. A saída deste contador de 2 bits úsase para controlar os LED, demostrando así o oscilador interno do kit de desenvolvemento do dispositivo MAX V.

5M570Z Asignacións de pines para o deseño Example 2 Usando o kit de desenvolvemento de dispositivos MAX V

Asignacións de pines 5M570Z
Sinal	Pin	Sinal	Pin
pb0	M9	LED[0]	P4
osc	M4	LED[1]	R1
clk	P2	—	—

Para demostrar este deseño no kit de desenvolvemento MAX V, siga estes pasos

1. Conecte o cable USB ao conector USB para encender o dispositivo.
2. Descarga o deseño no dispositivo MAX V a través do cable de descarga Intel FPGA integrado.
3. Observe os LEDs parpadeantes (LED[0] e LED[1]). Premendo pb0 no taboleiro de demostración desactiva o oscilador interno e os LED parpadeantes conxelaranse no seu estado actual.

Historial de revisión de documentos para AN 496: Usando o núcleo IP do oscilador interno

Data	Versión	Cambios
Novembro 2017	2017.11.06	Engadido soporte para os seguintes dispositivos: Ciclón III Ciclón IV Ciclón V Ciclón Intel 10 GX Intel Cyclone 10 LP Arria II GX Arria V Intel Arria 10 Stratix V Intel Stratix 10 Cambiouse o título do documento de Usando o oscilador interno na serie Altera MAX a Usando o núcleo IP do oscilador interno para incluír outros dispositivos compatibles. Rebautizado como Intel.
Novembro 2014	2014.11.04	Actualizouse a frecuencia do oscilador interno indiviso e do reloxo de saída dos valores de frecuencia do oscilador interno para MAX 10 dispositivos na táboa Intervalo de frecuencias para dispositivos Altera compatibles.
Setembro 2014	2014.09.22	Engadíronse MAX 10 dispositivos.
xaneiro 2011	2.0	Actualizado para incluír dispositivos MAX V.
Decembro 2007	1.0	Lanzamento inicial.

ID: 683653
Versión: 2017.11.06

Documentos/Recursos

intel AN 496 usando o núcleo IP do oscilador interno [pdfInstrucións AN 496 Usando o núcleo IP do oscilador interno, AN 496, Usando o núcleo IP do oscilador interno, Núcleo IP do oscilador interno, Núcleo IP do oscilador, Núcleo IP, núcleo

Referencias

• Manual de usuario