Intel ALTERA_CORDIC IP Core
ALTERA_CORDIC IP Core Guía de usuario
- Use o núcleo IP ALTERA_CORDIC para implementar un conxunto de funcións de punto fixo co algoritmo CORDIC.
- Características básicas de ALTERA_CORDIC IP na páxina 3
- Compatibilidade coa familia de dispositivos DSP IP Core na páxina 3
- ALTERA_CORDIC IP Core Descrición funcional na páxina 4
- ALTERA_CORDIC Parámetros básicos de IP na páxina 7
- ALTERA_CORDIC IP Core Signals na páxina 9
Características básicas de ALTERA_CORDIC IP
- Admite implementacións de punto fixo.
- Admite núcleos IP de latencia e frecuencia.
- Soporta a xeración de código VHDL e Verilog HDL.
- Produce implementacións totalmente desenroladas.
- Produce resultados fielmente redondeados a calquera dos dous números representables máis próximos na saída.
Compatibilidade coa familia de dispositivos DSP IP Core
Intel ofrece os seguintes niveis de compatibilidade de dispositivos para núcleos Intel FPGA IP:
- Soporte avanzado: o núcleo IP está dispoñible para simulación e compilación para esta familia de dispositivos. Programación FPGA file A compatibilidade (.pof) non está dispoñible para o software Quartus Prime Pro Stratix 10 Edition Beta e, polo tanto, non se pode garantir o peche do tempo IP. Os modelos de temporización inclúen estimacións de enxeñería iniciais dos atrasos baseadas na información inicial posterior ao deseño. Os modelos de temporización están suxeitos a cambios xa que as probas de silicio melloran a correlación entre o silicio real e os modelos de temporización. Podes usar este núcleo IP para estudos de arquitectura do sistema e utilización de recursos, simulación, pinout, avaliacións de latencia do sistema, avaliacións básicas de tempo (orzamento de pipeline) e estratexia de transferencia de E/S (ancho da ruta de datos, profundidade de ráfaga, compensacións de estándares de E/S). ).
- Soporte preliminar: Intel verifica o núcleo IP con modelos de temporización preliminares para esta familia de dispositivos. O núcleo IP cumpre todos os requisitos funcionais, pero aínda pode estar en proceso de análise de tempo para a familia de dispositivos. Podes usalo en deseños de produción con precaución.
- Soporte final: Intelverifica o núcleo IP con modelos de temporización final para esta familia de dispositivos. O núcleo IP cumpre todos os requisitos funcionais e de tempo para a familia de dispositivos. Podes usalo en deseños de produción.
Intel Corporation. Todos os dereitos reservados. Intel, o logotipo de Intel e outras marcas de Intel son marcas comerciais de Intel Corporation ou das súas subsidiarias. Intel garante o rendemento dos seus produtos FPGA e semicondutores segundo as especificacións actuais de acordo coa garantía estándar de Intel, pero resérvase o dereito de facer cambios en calquera produto e servizo en calquera momento e sen previo aviso. Intel non asume ningunha responsabilidade ou responsabilidade derivada da aplicación ou uso de calquera información, produto ou servizo descrito aquí, salvo que Intel o acorde expresamente por escrito. Recoméndase aos clientes de Intel que obteñan a versión máis recente das especificacións do dispositivo antes de confiar en calquera información publicada e antes de facer pedidos de produtos ou servizos. *Outros nomes e marcas poden ser reclamados como propiedade doutros.
Compatibilidade coa familia de dispositivos DSP IP Core
| Familia de dispositivos | Apoio |
| Arria® II GX | Final |
| Arria II GZ | Final |
| Arria V | Final |
| Intel® Arria 10 | Final |
| Cyclone® IV | Final |
| Ciclón V | Final |
| Intel MAX® 10 FPGA | Final |
| Stratix® IV GT | Final |
| Stratix IV GX/E | Final |
| Stratix V | Final |
| Intel Stratix 10 | Avanza |
| Outras familias de dispositivos | Sen apoio |
ALTERA_CORDIC IP Core Descrición funcional
- Función SinCos na páxina 4
- Función Atan2 na páxina 5
- Función de tradución vectorial na páxina 5
- Función de rotación vectorial na páxina 6
Función SinCos
Calcula o seno e o coseno do ángulo a.
Función SinCos
ALTERA_CORDIC IP Core Guía de usuario 683808 | 2017.05.08/XNUMX/XNUMX
A función admite dúas configuracións, dependendo do atributo de signo de a:
- Se a ten signo, o intervalo de entrada permitido é [-π,+π] e o intervalo de saída para o seno e o coseno é ∈[−1,1].
- Se a non está asinado, o núcleo IP restrinxe a entrada a [0,+π/2] e o intervalo de saída a [0,1].
Función Atan2
Calcula a función atan2(y, x) a partir das entradas y e x.
Función Atan2
- Se x e y están asinados, o núcleo IP determina o rango de entrada a partir dos formatos de punto fixo.
- O intervalo de saída é [-π,+π].
Función de tradución vectorial
A función de tradución vectorial é unha extensión da función atan2. Mostra a magnitude do vector de entrada e o ángulo a=atan2(y,x).
Función de tradución vectorial
A función toma entradas x e y e sae a=atan2(y, x) e M = K(x2+y2)0.5. M é a magnitude do vector de entrada v=(x,y)T, escalado por unha constante específica CORDIC que converxe a 1.646760258121, que é transcendental, polo que non ten valor fixo. As funcións admiten dúas configuracións, dependendo do atributo de signo de x e y:
- Se as entradas están asinadas, os formatos dan o intervalo de entrada permitido. Nesta configuración, o intervalo de saída para a é∈[−π,+π]. O intervalo de saída para M depende do intervalo de entrada de x e y, segundo a fórmula de magnitude.
- Se as entradas non están asinadas, o núcleo IP restrinxe o valor de saída para [0,+π/2]. O valor da magnitude aínda depende da fórmula.
Función de rotación vectorial
A función de rotación vectorial toma un vector v= (x,y)T dado polas dúas coordenadas x e y e un ángulo a. A función produce unha rotación de semellanza do vector v polo ángulo a para producir o vector v0=(x0,y0)T.
Función de rotación vectorial
A rotación é unha rotación de semellanza porque a magnitude do vector producido v0 é escalada pola constante específica de CORDIC K(˜1.646760258121). As ecuacións das coordenadas do vector v0 son:
- x0 = K(xcos(a)−ysin(a))
- y0 = K(xsin(a)+ ycos(a))
Se estableces o atributo de signo como verdadeiro para as entradas x,y da función, o núcleo IP restrinxe o seu rango a [−1,1]. Vostede proporciona o número de bits fraccionarios. O ángulo de entrada a está permitido no intervalo [−π,+π] e ten o mesmo número de bits fraccionarios que as outras entradas. Proporcionas os bits fraccionarios de saída e o ancho total da saída é w=wF+3, con signo. Para entradas sen signo x,y, o núcleo IP restrinxe o intervalo a [0,1], o ángulo a a [0,π].
ALTERA_CORDIC IP Core Parámetros
Parámetros SinCos
| Parámetro | Valores | Descrición |
| Ancho dos datos de entrada | ||
| Fracción F | 1 ao 64 | Número de bits de fracción. |
| Ancho w | Derivado | Ancho dos datos de punto fixo. |
| Asinar | asinado ou sen asinar | O signo dos datos de punto fixo. |
| Ancho dos datos de saída | ||
| Fracción | 1 a 64, onde FOUT ≤ FIN | Número de bits de fracción. |
| Anchura | Derivado | Ancho dos datos de punto fixo. |
| Asinar | Derivado | O signo dos datos de punto fixo. |
| Xerar porto de activación | Activado ou desactivado | Activa o sinal de activación. |
Parámetros Atan2
| Parámetro | Valores | Descrición |
| Ancho dos datos de entrada | ||
| Fracción | 1 ao 64 | Número de bits de fracción. |
| Anchura | 3 ao 64 | Ancho dos datos de punto fixo. |
| Asinar | asinado ou sen asinar | O signo dos datos de punto fixo. |
| Ancho dos datos de saída | ||
| Fracción | Número de bits de fracción. | |
| Anchura | Derivado | Ancho dos datos de punto fixo. |
| Asinar | Derivado | O signo dos datos de punto fixo. |
| Xerar porto de activación | Activado ou desactivado | Activa o sinal de activación. |
| Optimización de tamaño de LUT | Activa para mover algunhas das operacións típicas de CORDIC a táboas de consulta para reducir o custo de implementación. | |
| Especifique manualmente o tamaño de LUT | Active para introducir o tamaño LUT. Os valores maiores (9-11) permiten asignar algúns cálculos a bloques de memoria Só cando Optimización de tamaño de LUT está activado.. | |
Parámetros de tradución vectorial
| Parámetro | Valores | Descrición |
| Ancho dos datos de entrada | ||
| Fracción | 1 ao 64 | Número de bits de fracción. |
| Anchura | Asinado: 4 to 64; sen asinar: F ata 65 | Ancho dos datos de punto fixo. |
| continuou… | ||
| Parámetro | Valores | Descrición |
| Asinar | asinado ou sen asinar | O signo dos datos de punto fixo |
| Ancho dos datos de saída | ||
| Fracción | 1 ao 64 | Número de bits de fracción. |
| Anchura | Derivado | Ancho dos datos de punto fixo. |
| Sgn | Derivado | O signo dos datos de punto fixo |
| Xerar porto de activación | Activado ou desactivado | Activa o sinal de activación. |
| Compensación do factor de escala | Activado ou desactivado | Para a tradución vectorial, unha constante específica CORDIC que converxe a 1.6467602... escala a magnitude do vector (x2+y2) 0.5 para que o valor da magnitude, M, é M = K(x2+y2)0.5. O formato da saída depende do formato de entrada. O maior valor de saída ocorre cando ambas as entradas son iguais ao valor de entrada máximo representable, j. Neste contexto: M = K(j2+j2)0.5 = K(2j2)0.5 = K20.5(j2)0.5 =K 20.5j ~2.32j Polo tanto, quedan dous bits extra do MSB de j están obrigados a garantir M é representable. Se se selecciona a compensación do factor de escala, M convértese en: M = j0.5 ~ 1.41 j Un bit extra é suficiente para representar o rango de M. A compensación do factor de escala afecta o ancho total da saída. |
Parámetros de rotación vectorial
| Parámetro | Valores | Descrición |
| Ancho dos datos de entrada | ||
| Entradas X,Y | ||
| Fracción | 1 ao 64 | Número de bits de fracción. |
| Anchura | Derivado | Ancho dos datos de punto fixo. |
| Asinar | asinado ou sen asinar | O signo dos datos de punto fixo. |
| Entrada de ángulo | ||
| Fracción | Derivado | – |
| Anchura | Derivado | – |
| Asinar | Derivado | – |
| Ancho dos datos de saída | ||
| Fracción | 1 ao 64 | Número de bits de fracción. |
| Anchura | Derivado | Ancho dos datos de punto fixo. |
| Asinar | Derivado | O signo dos datos de punto fixo |
| Xerar porto de activación | Activado ou desactivado | Activa o sinal de activación. |
| Compensación do factor de escala | Activar para compensar a constante específica de CORDIC na saída de magnitude. Tanto para as entradas con signo como para as sen signo, a activación diminúe en 1 o peso da magnitude para x0 e y0. As saídas pertencen ao intervalo [-20.5, +20.5]K. Na configuración predeterminada, o intervalo de saída será, polo tanto, [-20.5K , +20.5K] (con | |
| continuou… | ||
| Parámetro | Valores | Descrición |
| K~1.6467602…), ou ~[-2.32, +2.32]. A representación dos valores neste intervalo require 3 bits á esquerda do punto binario, un dos cales é para o signo. Cando acendes Compensación do factor de escala, o intervalo de saída pasa a ser [-20.5, +20.5] ou ~[-1.41, 1.41], o que require dous bits á esquerda do punto binario, un dos cales é para o signo. A compensación do factor de escala afecta o ancho total da saída. |
ALTERA_CORDIC IP Core Signals
Sinais comúns
| Nome | Tipo | Descrición |
| clk | Entrada | Reloxo. |
| en | Entrada | Activar. Só dispoñible cando acendes Xera un porto de activación. |
| areset | Entrada | Restablecer. |
Sinais de función Sin Cos
| Nome | Tipo | Configurados on | Rango | Descrición |
| a | Entrada | Entrada asinada | [−π,+π] | Especifica o número de bits fraccionarios (FIN). O ancho total desta entrada é FIN+3. Dous bits adicionais son para o intervalo (que representan π) e un bit para o sinal. Proporcione a entrada en forma de complemento a dous. |
| Entrada sen asinar | [0,+π/2] | Especifica o número de bits fraccionarios (FIN). O ancho total desta entrada é wIN=FIN+1. O bit adicional representa o intervalo (necesario para representar π/2). | ||
| s, c | Saída | Entrada asinada | [−1,1] | Calcula sen(a) e cos(a) nun ancho de fracción de saída especificado polo usuario(F). A saída ten ancho wFÓRA= FFÓRA+2 e está asinado. |
| Entrada sen asinar | [0,1] | Calcula sen(a) e cos(a) nun ancho de fracción de saída especificado polo usuario(FFÓRA). A saída ten o ancho wFÓRA= FFÓRA+1 e non está asinado. |
Sinais de función Atan2
| Nome | Tipo | Configurados on | Rango | Detalles |
| x, y | Entrada | Entrada asinada | Dada pola w, F | Especifica o ancho total (w) e numerar bits fraccionarios (F) da entrada. Proporcione as entradas en forma de complemento a dous. |
| Entrada sen asinar | Especifica o ancho total (w) e numerar bits fraccionarios (F) da entrada. | |||
| a | Saída | Entrada asinada | [−π,+π] | Calcula atan2(y,x) nun ancho de fracción de saída especificado polo usuario (F). A saída ten o ancho w FÓRA= FFÓRA+2 e está asinado. |
| Entrada sen asinar | [0,+π/2] | Calcula atan2(y,x) no ancho da fracción de saída (FFÓRA). O formato de saída ten o ancho wFÓRA = FFÓRA+2 e está asinado. Non obstante, o valor de saída non está asinado. |
| Nome | Dirección | Configurados on | Rango | Detalles |
| x, y | Entrada | Entrada asinada | Dada pola w, F | Especifica o ancho total (w) e numerar bits fraccionarios (F) da entrada. Proporcione as entradas en forma de complemento a dous. |
| q | Saída | [−π,+π] | Calcula atan2(y,x) nun ancho de fracción de saída especificado polo usuario Fq. A saída ten o ancho wq=Fq+3 e está asinado. | |
| r | Dada pola w, F | Calcula K(x2+y2)0.5. O ancho total da saída é wr=Fq+3 ou wr=Fq+2 con compensación de factor de escala. | ||
| O número de bits significativos depende do número de iteracións do que depende Fq. O formato da saída depende do formato de entrada. | ||||
| MSB (MFÓRA)=MSBIN+2 ou MSB(MFÓRA)=MSBIN+1 con compensación do factor de escala | ||||
| x, y | Entrada | Entrada sen asinar | Dada pola w,F | Especifica o ancho total (w) e numerar bits fraccionarios (F) da entrada. |
| q | Saída | [0,+π/2] | Calcula atan2(y,x) nun ancho de fracción de saída Fq. A saída ten o ancho wq=Fq+2 e está asinado. | |
| r | Dada pola w,F | Calcula K(x2+y2)0.5. O ancho total da saída é wr=Fq+3 ou wr=Fq+2 con compensación de factor de escala. | ||
| MSB (MFÓRA)=MSBIN+2 ou MSB(MFÓRA)=MSBIN+1 con compensación do factor de escala. |
| Nome | Dirección | Configurados on | Rango | Detalles |
| x, y | Entrada | Entrada asinada | [−1,1] | Especifica o ancho da fracción (F), o número total de bits é w = F+2. Proporcione as entradas en forma de complemento a dous. |
| Entrada sen asinar | [0,1] | Especifica o ancho da fracción (F), o número total de bits é w = F+1. | ||
| a | Entrada | Entrada asinada | [−π,+π] | O número de bits fraccionarios é F (proporcionado anteriormente para x e y), o ancho total é wa = F+3. |
| Entrada sen asinar | [0,+π] | O número de bits fraccionarios é F (proporcionado anteriormente para x e y), o ancho total é wa = F+2. | ||
| x0, y0 | Saída | Entrada asinada | [−20.5,+20. 5]K | Número de bits fraccionarios FFÓRA, onde wFÓRA = FFÓRA+3 ou wFÓRA = FFÓRA+2 con redución do factor de escala. |
| Entrada sen asinar |
ALTERA_CORDIC IP Core Guía do usuario 10 Enviar comentarios
Documentos/Recursos
 | Intel ALTERA_CORDIC IP Core [pdfGuía do usuario ALTERA_CORDIC IP Core, ALTERA_, CORDIC IP Core, IP Core |
