intel AN 496 Gamit ang Internal Oscillator IP Core
Gamit ang Internal Oscillator IP Core
Ang mga sinusuportahang Intel® device ay nag-aalok ng natatanging tampok na panloob na oscillator. Gaya ng ipinapakita sa disenyo halampSa mga inilarawan sa application na ito, ang mga panloob na oscillator ay gumagawa ng isang mahusay na pagpipilian upang ipatupad ang mga disenyo na nangangailangan ng clocking, sa gayon ay nakakatipid sa on-board na espasyo at mga gastos na nauugnay sa panlabas na clocking circuitry.
Kaugnay na Impormasyon
- Disenyo Halample para sa MAX® II
- Nagbibigay ng MAX® II na disenyo files para sa application note na ito (AN 496).
- Disenyo Halample para sa MAX® V
- Nagbibigay ng MAX® V na disenyo files para sa application note na ito (AN 496).
- Disenyo Halample para sa Intel MAX® 10
- Nagbibigay ng Intel MAX® 10 na disenyo files para sa application note na ito (AN 496).
Mga Panloob na Oscillator
Karamihan sa mga disenyo ay nangangailangan ng orasan para sa normal na operasyon. Maaari mong gamitin ang panloob na oscillator IP core para sa pinagmulan ng orasan sa disenyo ng user o mga layunin ng pag-debug. Sa isang panloob na oscillator, ang mga sinusuportahang Intel device ay hindi nangangailangan ng panlabas na clocking circuitry. Para kay exampSa gayon, maaari mong gamitin ang panloob na oscillator upang matugunan ang kinakailangan sa orasan ng isang LCD controller, system management bus (SMBus) controller, o anumang iba pang interfacing protocol, o upang magpatupad ng pulse width modulator. Nakakatulong ito na mabawasan ang bilang ng bahagi, espasyo ng board, at binabawasan ang kabuuang halaga ng system. Maaari mong i-instantiate ang internal oscillator nang hindi ini-instantiate ang user flash memory (UFM) sa pamamagitan ng paggamit ng oscillator IP core ng mga sinusuportahang Intel device sa Intel Quartus® Prime software para sa MAX® II at MAX V na mga device. Para sa mga Intel MAX 10 device, ang mga oscillator ay hiwalay sa UFM. Ang dalas ng output ng oscillator, osc, ay isang-kapat ng hindi nahahati na dalas ng panloob na oscillator.
Saklaw ng Dalas para sa Mga Sinusuportahang Intel Device
Mga device | Output Clock mula sa Internal Oscillator (1) (MHz) |
MAX II | 3.3 – 5.5 |
MAX V | 3.9 – 5.3 |
Intel MAX 10 | 55 – 116 (2), 35 – 77 (3) |
- Ang output port para sa panloob na oscillator IP core ay osc sa MAX II at MAX V device, at clkout sa lahat ng iba pang sinusuportahang device.
Mga device | Output Clock mula sa Internal Oscillator (1) (MHz) |
Cyclone® III (4) | 80 (max) |
Bagyo IV | 80 (max) |
Bagyong V | 100 (max) |
Intel Cyclone 10 GX | 100 (max) |
Intel Cyclone 10 LP | 80 (max) |
Arria® II GX | 100 (max) |
Arria V | 100 (max) |
Intel Arria 10 | 100 (max) |
Stratix® V | 100 (max) |
Intel Stratix 10 | 170 – 230 |
- Ang output port para sa panloob na oscillator IP core ay osc sa MAX II at MAX V device, at clkout sa lahat ng iba pang sinusuportahang device.
- Para sa 10M02, 10M04, 10M08, 10M16, at 10M25.
- Para sa 10M40 at 10M50.
- Sinusuportahan sa Intel Quartus Prime software na bersyon 13.1 at mas nauna.
Internal Oscillator bilang Bahagi ng UFM para sa MAX II at MAX V na Mga Device
Ang panloob na oscillator ay bahagi ng Program Erase Control block, na kumokontrol sa programming at pagbura ng UFM. Hawak ng rehistro ng data ang data na ipapadala o kukunin mula sa UFM. Hawak ng rehistro ng address ang address kung saan kinukuha ang data o ang address kung saan nakasulat ang data. Ang panloob na oscillator para sa UFM block ay pinagana kapag ang ERASE, PROGRAM, at READ na operasyon ay naisakatuparan.
Paglalarawan ng Pin para sa Internal Oscillator IP Core
Signal | Paglalarawan |
malaswa | Gamitin upang paganahin ang panloob na oscillator. Mataas ang input upang paganahin ang oscillator. |
osc/clkout (5) | Output ng panloob na oscillator. |
Gamit ang Internal Oscillator sa MAX II at MAX V Device
Ang panloob na oscillator ay may isang solong input, oscena, at isang solong output, osc. Upang i-activate ang panloob na oscillator, gamitin ang oscena. Kapag na-activate, isang orasan na may dalas ay ginawang available sa output. Kung ang oscena ay hinihimok nang mababa, ang output ng panloob na oscillator ay palaging mataas.
Upang i-instantiate ang panloob na oscillator, sundin ang mga hakbang na ito
- Sa Tools menu ng Intel Quartus Prime software, i-click ang IP Catalog.
- Sa ilalim ng kategoryang Library, palawakin ang Basic Functions at I/O.
- Piliin ang MAX II/MAX V oscillator at pagkatapos i-click ang Add, lalabas ang IP Parameter Editor. Maaari mo na ngayong piliin ang dalas ng output ng oscillator.
- Sa Simulation Libraries, ang modelo files na dapat isama ay nakalista. I-click ang Susunod.
- Piliin ang files lilikhain. I-click ang Tapos na. Ang napili files ay nilikha at maaaring ma-access mula sa output file folder. Matapos maidagdag ang instantiation code sa file, ang oscena input ay dapat gawin bilang wire at italaga bilang logic value na "1" para paganahin ang oscillator.
Paggamit ng Internal Oscillator sa Lahat ng Mga Sinusuportahang Device (maliban sa MAX II at MAX V na device)
Ang panloob na oscillator ay may isang solong input, oscena, at isang solong output, osc. Upang i-activate ang panloob na oscillator, gamitin ang oscena. Kapag na-activate, isang orasan na may dalas ay ginawang available sa output. Kung ang oscena ay hinihimok nang mababa, ang output ng panloob na oscillator ay palaging mababa.
Upang i-instantiate ang panloob na oscillator, sundin ang mga hakbang na ito
- Sa Tools menu ng Intel Quartus Prime software, i-click ang IP Catalog.
- Sa ilalim ng kategorya ng Library, palawakin ang Basic Functions at Configuration Programming.
- Piliin ang Internal Oscillator (o Intel FPGA S10 Configuration Clock para sa mga Intel Stratix 10 device) at pagkatapos i-click ang Add, lalabas ang IP Parameter Editor.
- Sa dialog box ng Bagong IP Instance:
- Itakda ang pinakamataas na antas ng pangalan ng iyong IP.
- Piliin ang pamilya ng Device.
- Piliin ang Device.
- I-click ang OK.
- Upang buuin ang HDL, i-click ang Bumuo ng HDL.
- I-click ang Bumuo.
Ang napili files ay nilikha at maaaring ma-access mula sa output file folder tulad ng tinukoy sa path ng direktoryo ng output. Matapos maidagdag ang instantiation code sa file, ang oscena input ay dapat gawin bilang wire at italaga bilang logic value na "1" para paganahin ang oscillator.
Pagpapatupad
Maaari mong ipatupad ang mga disenyo halamples gamit ang MAX II, MAX V, at Intel MAX 10 device, na lahat ay may feature na panloob na oscillator. Ang pagpapatupad ay nagsasangkot ng pagpapakita ng internal oscillator function sa pamamagitan ng pagtatalaga ng oscillator output sa isang counter at pagmamaneho ng pangkalahatang layunin na I/O (GPIO) na mga pin sa MAX II, MAX V, at Intel MAX 10 device.
Disenyo Halample 1: Pag-target ng MDN-82 Demo Board (MAX II Devices)
Disenyo HalampAng le 1 ay ginawa upang himukin ang mga LED upang lumikha ng isang epekto sa pag-scroll, sa gayon ay ipinapakita ang panloob na oscillator gamit ang MDN-82 demo board.
EPM240G Pin Assignment para sa Disenyo Halample 1 Gamit ang MDN-82 Demo Board
EPM240G Pin Assignment | |||
Signal | Pin | Signal | Pin |
d2 | I-pin 69 | d3 | I-pin 40 |
d5 | I-pin 71 | d6 | I-pin 75 |
d8 | I-pin 73 | d10 | I-pin 73 |
d11 | I-pin 75 | d12 | I-pin 71 |
d4_1 | I-pin 85 | d4_2 | I-pin 69 |
d7_1 | I-pin 87 | d7_2 | I-pin 88 |
d9_1 | I-pin 89 | d9_2 | I-pin 90 |
sw9 | I-pin 82 | — | — |
Italaga ang hindi nagamit na mga pin Bilang input na tatlong nakasaad sa Intel Quartus Prime software.
Upang ipakita ang disenyong ito sa MDN-B2 demo board, sundin ang mga hakbang na ito
- I-on ang power sa demo board (gamit ang slide switch SW1).
- I-download ang disenyo sa MAX II CPLD sa pamamagitan ng JTAG header JP5 sa demo board at isang conventional programming cable (Intel FPGA Parallel Port Cable o Intel FPGA Download Cable). Panatilihing nakapindot ang SW4 sa demo board bago at sa panahon ng pagsisimula ng proseso ng programming. Matapos itong makumpleto, i-off ang power at alisin ang JTAG connector.
- Obserbahan ang scrolling LED sequence sa mga pulang LED at ang dalawang kulay na LED. Ang pagpindot sa SW9 sa demo board ay hindi pinapagana ang panloob na oscillator at ang mga scrolling LED ay mag-freeze sa kanilang kasalukuyang mga posisyon.
Disenyo Halample 2: Pag-target ng MAX V Device Development Kit
Sa Disenyo Halampsa 2, ang dalas ng output ng oscillator ay hinati sa 221 bago mag-clocking ng 2-bit counter. Ang output ng 2-bit counter na ito ay ginagamit upang himukin ang mga LED, sa gayon ay ipinapakita ang panloob na oscillator sa MAX V device development kit.
5M570Z Pin Assignment para sa Disenyo Halample 2 Gamit ang MAX V Device Development Kit
5M570Z Pin Assignment | |||
Signal | Pin | Signal | Pin |
pb0 | M9 | LED[0] | P4 |
osc | M4 | LED[1] | R1 |
clk | P2 | — | — |
Upang ipakita ang disenyong ito sa MAX V development kit, sundin ang mga hakbang na ito
- Isaksak ang USB cable sa USB Connector para paganahin ang device.
- I-download ang disenyo sa MAX V device sa pamamagitan ng naka-embed na Intel FPGA Download Cable.
- Pagmasdan ang mga kumikislap na LED (LED[0] at LED[1]). Ang pagpindot sa pb0 sa demo board ay hindi pinapagana ang panloob na oscillator at ang mga kumikislap na LED ay mag-freeze sa kanilang kasalukuyang estado.
Kasaysayan ng Pagbabago ng Dokumento para sa AN 496: Paggamit ng Internal Oscillator IP Core
Petsa | Bersyon | Mga pagbabago |
Nobyembre 2017 | 2017.11.06 |
|
Nobyembre 2014 | 2014.11.04 | Na-update ang frequency para sa hindi nahahati na internal oscillator at output clock mula sa internal oscillator frequency value para sa MAX 10 device sa Frequency Range para sa mga Supported Altera Devices na talahanayan. |
Setyembre 2014 | 2014.09.22 | Nagdagdag ng MAX 10 na device. |
Enero 2011 | 2.0 | Na-update upang isama ang MAX V device. |
Disyembre 2007 | 1.0 | Paunang paglabas. |
ID: 683653
Bersyon: 2017.11.06
Mga Dokumento / Mga Mapagkukunan
![]() |
intel AN 496 Gamit ang Internal Oscillator IP Core [pdf] Mga tagubilin AN 496 Gamit ang Internal Oscillator IP Core, AN 496, Gamit ang Internal Oscillator IP Core, Internal Oscillator IP Core, Oscillator IP Core, IP Core, Core |