Violesura vya Kumbukumbu ya Nje Intel Stratix 10 FPGA IP Design Example
Kubuni Example Mwongozo wa Kuanza Haraka kwa Violesura vya Kumbukumbu ya Nje Intel® Stratix® 10 FPGA IP
Kiolesura kipya na muundo wa kiotomatiki zaidi wa zamaniample flow inapatikana kwa violesura vya kumbukumbu vya nje vya Intel® Stratix® 10. Example Miundo kichupo katika kihariri cha kigezo hukuruhusu kutaja uundaji wa usanisi na simulizi file seti ambazo unaweza kutumia kuhalalisha IP yako ya EMIF. Unaweza kutengeneza example usanifu mahususi kwa seti ya ukuzaji ya Intel FPGA, au kwa IP yoyote ya EMIF ambayo unazalisha.
Kielelezo 1. Muundo Mkuu Example Workflows
Kielelezo 2. Kuzalisha EMIF Example Design Na Intel Stratix 10 Development Kit
Kuunda Mradi wa EMIF
Kwa toleo la 17.1 la programu ya Intel Quartus® Prime XNUMX na baadaye, lazima uunde mradi wa Intel Quartus Prime kabla ya kuzalisha EMIF IP na muundo wa zamani.ample.
- Zindua programu ya Intel Quartus Prime na uchague File ➤ Mchawi Mpya wa Mradi. Bofya Inayofuata.
- Bainisha saraka na nme ya mradi unaotaka kuunda. Bofya Inayofuata.
- Thibitisha kuwa Mradi Tupu umechaguliwa. Bonyeza Ijayo mara mbili.
- Chini ya Kichujio cha Jina, chapa nambari ya sehemu ya kifaa.
- Chini ya Vifaa Vinavyopatikana, chagua kifaa kinachofaa.
- Bofya Maliza.
Kuzalisha na Kusanidi IP ya EMIF
Hatua zifuatazo zinaonyesha jinsi ya kutengeneza na kusanidi EMIF IP. Mapitio haya yanaunda kiolesura cha DDR4, lakini hatua ni sawa kwa itifaki zingine.
- Katika dirisha la Katalogi ya IP, chagua Miingiliano ya Kumbukumbu ya Nje ya Intel Stratix 10. (Ikiwa dirisha la Katalogi ya IP halionekani, chagua View ➤ Huduma ya Windows ➤ Katalogi ya IP.)
- Katika Kihariri cha Kigezo cha IP, toa jina la huluki kwa EMIF IP (jina ambalo unatoa hapa linakuwa file jina la IP) na taja saraka. Bofya Unda.
- Kihariri cha kigezo kina vichupo vingi ambapo lazima usanidi vigezo ili kuonyesha utekelezaji wako wa EMIF:
Miongozo ya Mhariri wa Kigezo cha Intel Stratix 10 EMIF
Jedwali 1. Miongozo ya Mhariri wa Parameta ya EMIF
Kichupo cha Mhariri wa Parameta | Miongozo |
Mkuu | Hakikisha kuwa vigezo vifuatavyo vimeingizwa kwa usahihi:
• Kiwango cha kasi cha kifaa. • Masafa ya saa ya kumbukumbu. • Masafa ya saa ya marejeleo ya PLL. |
Kumbukumbu | • Rejelea laha ya data ya kifaa chako cha kumbukumbu ili kuingiza vigezo kwenye Kumbukumbu kichupo.
• Unafaa pia kuweka eneo maalum kwa PIN ALERT#. (Inatumika kwa itifaki ya kumbukumbu ya DDR4 pekee.) |
Mem I/O | • Kwa uchunguzi wa awali wa mradi, unaweza kutumia mipangilio chaguo-msingi kwenye
Mem I/O kichupo. • Kwa uthibitishaji wa hali ya juu wa usanifu, unapaswa kutekeleza uigaji wa ubao ili kupata mipangilio bora zaidi ya uondoaji. |
FPGA I/O | • Kwa uchunguzi wa awali wa mradi, unaweza kutumia mipangilio chaguo-msingi kwenye
FPGA I/O kichupo. • Kwa uthibitishaji wa hali ya juu wa muundo, unapaswa kutekeleza uigaji wa ubao na miundo inayohusishwa ya IBIS ili kuchagua viwango vinavyofaa vya I/O. |
Mem Majira | • Kwa uchunguzi wa awali wa mradi, unaweza kutumia mipangilio chaguo-msingi kwenye
Mem Majira kichupo. • Kwa uthibitishaji wa hali ya juu wa muundo, unapaswa kuingiza vigezo kulingana na laha ya data ya kifaa chako. |
Bodi | • Kwa uchunguzi wa awali wa mradi, unaweza kutumia mipangilio chaguo-msingi kwenye
Bodi kichupo. • Kwa uthibitishaji wa hali ya juu wa usanifu na kufungwa kwa usahihi wa muda, unapaswa kufanya uigaji wa ubao ili kupata mwingiliano sahihi wa ishara (ISI)/mazungumzo na ubao na maelezo ya kifurushi cha skew, na uiweke kwenye Bodi kichupo. |
Kidhibiti | Weka vigezo vya kidhibiti kulingana na usanidi na tabia inayotaka kwa kidhibiti chako cha kumbukumbu. |
Uchunguzi | Unaweza kutumia vigezo kwenye Uchunguzi tab ili kusaidia katika kujaribu na kurekebisha kiolesura cha kumbukumbu yako. |
Example Miundo | The Example Miundo kichupo hukuruhusu kutoa muundo wa zamaniamples kwa usanisi na kwa masimulizi. Ubunifu uliotengenezwa kwa mfanoample ni mfumo kamili wa EMIF unaojumuisha EMIF IP na kiendeshi ambacho hutoa trafiki nasibu ili kuhalalisha kiolesura cha kumbukumbu. |
Kwa maelezo ya kina juu ya vigezo vya mtu binafsi, rejelea sura inayofaa kwa itifaki ya kumbukumbu yako katika Mwongozo wa Mtumiaji wa IP wa Intel Stratix 10 Kumbukumbu ya Nje.
Inazalisha Muundo wa Kusanifu wa EMIF Example
Kwa kifaa cha ukuzaji cha Intel Stratix 10, inatosha kuacha mipangilio mingi ya IP ya Intel Stratix 10 EMIF kwa viwango vyao vya msingi. Ili kutengeneza muundo wa kusanisi wa zamaniample, fuata hatua hizi:
- Kwenye kichupo cha Uchunguzi, washa Zana ya Utatuzi ya EMIF/Mlango wa Utatuzi wa On-Chip na Vyanzo-na-Probes za Mfumo-na-Probes ili kutoa ufikiaji wa vipengele vinavyopatikana vya utatuzi.
- Juu ya Example Miundo kichupo, hakikisha kwamba kisanduku cha Mchanganyiko kimechaguliwa.
- Sanidi IP ya EMIF na ubofye Unda Example Ubunifu katika kona ya juu kulia ya dirisha.
- Bainisha saraka ya muundo wa zamani wa EMIFample na ubonyeze Sawa. Uzalishaji uliofanikiwa wa muundo wa zamani wa EMIFample inaunda zifuatazo filekuweka chini ya saraka ya qii.
Kielelezo 3. Muundo Uliotengenezwa Uliotengenezwa Example File Muundo
Kumbuka: Usipochagua kisanduku cha kuteua cha Uigaji au Usanifu, saraka lengwa itakuwa na muundo wa Mbuni wa Jukwaa. files, ambazo hazipatikani na programu ya Intel Quartus Prime moja kwa moja, lakini inaweza kuwa viewhaririwa au kuhaririwa chini ya Mbuni wa Jukwaa. Katika hali hii unaweza kuendesha amri zifuatazo ili kuzalisha awali na simulation file seti.
- Ili kuunda mradi unaoweza kuunganishwa, lazima uendeshe hati ya quartus_sh -t make_qii_design.tcl katika saraka lengwa.
- Ili kuunda mradi wa kuiga, lazima uendeshe hati ya quartus_sh -t make_sim_design.tcl katika saraka lengwa.
Habari Zinazohusiana
- Muhtasari Example Design kwenye ukurasa wa 19
- Maelezo ya Kigezo cha IP cha Intel Stratix 10 EMIF kwa DDR3
- Maelezo ya Kigezo cha IP cha Intel Stratix 10 EMIF kwa DDR4
- Maelezo ya Kigezo cha IP cha Intel Stratix 10 EMIF kwa QDRII/II+/Xtreme
- Maelezo ya Kigezo cha IP cha Intel Stratix 10 EMIF kwa QDR-IV
- Maelezo ya Kigezo cha IP cha Intel Stratix 10 EMIF ya RLDRAM 3
Inazalisha EMIF Design Example kwa Uigaji
Kwa kifaa cha ukuzaji cha Intel Stratix 10, inatosha kuacha mipangilio mingi ya IP ya Intel Stratix 10 EMIF kwa viwango vyao vya msingi. Ili kuunda muundo wa zamaniample kwa
simulation, fuata hatua hizi:
- Kwenye kichupo cha Uchunguzi, unaweza kuchagua kati ya modi mbili za urekebishaji: Ruka Urekebishaji na Urekebishaji Kamili. (Kwa maelezo kuhusu modi hizi, rejelea Utekelezaji wa Simulation Dhidi ya Maunzi, baadaye katika sura hii.) Ili kupunguza muda wa uigaji, chagua Muhtasari wa PHY kwa uigaji wa haraka.
- Juu ya Exampkwenye kichupo cha Miundo, hakikisha kuwa kisanduku cha Simulation kimetiwa alama. Pia chagua umbizo la Uigaji la HDL linalohitajika, ama Verilog au VHDL.
- Sanidi IP ya EMIF na ubofye Unda Example Ubunifu katika kona ya juu kulia ya dirisha.
- Bainisha saraka ya muundo wa zamani wa EMIFample na ubonyeze Sawa.
Uzalishaji uliofanikiwa wa muundo wa zamani wa EMIFample inaunda nyingi file seti za viigaji mbalimbali vinavyotumika, chini ya saraka ya sim/ed_sim.
Kielelezo 4. Muundo wa Uigaji Uliozalishwa Example File Muundo
Kumbuka: Usipochagua kisanduku cha kuteua cha Uigaji au Usanisi, saraka lengwa itakuwa na muundo wa Mbuni wa Jukwaa. files, ambazo hazipatikani na programu ya Intel Quartus Prime moja kwa moja, lakini inaweza kuwa viewhaririwa au kuhaririwa chini ya Mbuni wa Jukwaa. Katika hali hii unaweza kuendesha amri zifuatazo ili kuzalisha awali na simulation file seti.
- Ili kuunda mradi unaoweza kuunganishwa, lazima uendeshe hati ya quartus_sh -t make_qii_design.tcl katika saraka lengwa.
- Ili kuunda mradi wa kuiga, lazima uendeshe hati ya quartus_sh -t make_sim_design.tcl katika saraka lengwa.
Habari Zinazohusiana
• Uigaji Mfample Design juu
• Intel Stratix 10 EMIF IP - Kuiga IP ya Kumbukumbu
• Uigaji dhidi ya Utekelezaji wa Maunzi umewashwa
Uigaji dhidi ya Utekelezaji wa maunzi
Kwa uigaji wa kiolesura cha kumbukumbu ya nje, unaweza kuchagua ama urekebishaji wa kuruka au urekebishaji kamili kwenye kichupo cha Uchunguzi wakati wa kuzalisha IP.
Miundo ya Kuiga ya EMIF
Jedwali hili linalinganisha sifa za urekebishaji wa kuruka na mifano kamili ya urekebishaji.
Jedwali la 2. Miundo ya Kuiga ya EMIF: Ruka Urekebishaji dhidi ya Urekebishaji Kamili
Ruka Urekebishaji | Urekebishaji Kamili |
Uigaji wa kiwango cha mfumo unaozingatia mantiki ya mtumiaji. | Uigaji wa kiolesura cha kumbukumbu ukizingatia urekebishaji. |
Maelezo ya urekebishaji hayajachukuliwa. | Inakamata zote stages ya calibration. |
Ina uwezo wa kuhifadhi na kurejesha data. | Inajumuisha kusawazisha, deskew kwa kila biti, n.k. |
Inawakilisha ufanisi sahihi. | |
Haizingatii skew ya bodi. |
Uigaji wa RTL Dhidi ya Utekelezaji wa Maunzi
Jedwali hili linaangazia tofauti kuu kati ya uigaji wa EMIF na utekelezaji wa maunzi.
Jedwali 3. Uigaji wa EMIF RTL Dhidi ya Utekelezaji wa Maunzi
Uigaji wa RTL | Utekelezaji wa Vifaa |
Uanzishaji wa Nios® na msimbo wa urekebishaji utekelezwe kwa sambamba. | Uanzishaji wa Nios na msimbo wa urekebishaji tekeleza kwa kufuatana. |
Violesura hudai mawimbi ya cal_done kwa wakati mmoja katika uigaji. | Operesheni bora huamua mpangilio wa urekebishaji, na violesura havidai cal_done kwa wakati mmoja. |
Unapaswa kuendesha uigaji wa RTL kulingana na mifumo ya trafiki ya programu ya muundo wako. Kumbuka kuwa uigaji wa RTL hauwi kielelezo cha ucheleweshaji wa ufuatiliaji wa PCB ambao unaweza kusababisha tofauti katika muda wa kusubiri kati ya uigaji wa RTL na utekelezaji wa maunzi.
Kuiga Kiolesura cha Kumbukumbu ya Nje na ModelSim
Utaratibu huu unaonyesha jinsi ya kuiga muundo wa zamani wa EMIFample.
- Zindua programu ya Mentor Graphics* ModelSim na uchague File ➤ Badilisha Saraka. Nenda kwenye saraka ya sim/ed_sim/mentor ndani ya muundo uliotengenezwa wa zamaniample folda.
- Thibitisha kuwa dirisha la Nakala linaonyeshwa chini ya skrini. Ikiwa dirisha la Nakala halionekani, lionyeshe kwa kubofya View ➤ Nakala.
- Katika dirisha la Nakala, endesha chanzo msim_setup.tcl.
- Baada ya chanzo cha msim_setup.tcl kumaliza kufanya kazi, endesha ld_debug kwenye dirisha la Nakala.
- Baada ya ld_debug kumaliza kufanya kazi, thibitisha kuwa dirisha la Objects linaonyeshwa. Ikiwa dirisha la Vitu haionekani, lionyeshe kwa kubofya View ➤ Vitu.
- Katika dirisha la Vitu, chagua ishara ambazo ungependa kuiga kwa kubofya kulia na kuchagua Ongeza Wimbi.
- Baada ya kumaliza kuchagua ishara za kuiga, tekeleza run -all kwenye dirisha la VTranscript. Simulation huendesha hadi ikamilike.
- Ikiwa simulation haionekani, bofya View ➤ Wimbi.
Habari Zinazohusiana
Intel Stratix 10 EMIF IP - Simulating Kumbukumbu IP
Uwekaji Bani kwa Intel Stratix 10 EMIF IP
Mada hii inatoa miongozo ya uwekaji wa pini.
Zaidiview
Intel Stratix 10 FPGAs zina muundo ufuatao:
- Kila kifaa kina safu kati ya 2 na 3 za I/O.
- Kila safu wima ya I/O ina hadi benki 12 za I/O.
- Kila benki ya I/O ina njia 4.
- Kila njia ina pini 12 za madhumuni ya jumla ya I/O (GPIO).
Miongozo ya Jumla ya Pini
Pointi zifuatazo hutoa miongozo ya jumla ya pini:
- Hakikisha kuwa pini za kiolesura fulani cha kumbukumbu ya nje hukaa ndani ya safu wima moja ya I/O.
- Violesura vinavyotumia benki nyingi lazima vikidhi mahitaji yafuatayo:
- Benki lazima ziwe karibu na kila mmoja. Kwa maelezo kuhusu benki zilizo karibu, rejelea Mwongozo wa Watumiaji wa IP wa Miingiliano ya Kumbukumbu ya Intel Stratix 10.
- Anwani na benki ya amri lazima iwe katika kituo cha benki ili kupunguza muda wa kusubiri. Ikiwa kiolesura cha kumbukumbu kinatumia idadi sawa ya benki, anwani na benki ya amri inaweza kukaa katika mojawapo ya benki mbili za katikati.
- Pini ambazo hazijatumika zinaweza kutumika kama pini za I/O za madhumuni ya jumla.
- Anwani zote na amri na pini zinazohusiana lazima ziwe ndani ya benki moja.
- Anwani na amri na pini za data zinaweza kushiriki benki chini ya masharti yafuatayo:
- Anwani na amri na pini za data haziwezi kushiriki njia ya I/O.
- Njia ya I/O isiyotumika pekee katika anwani na benki ya amri ndiyo inaweza kutumika kwa pini za data.
Jedwali 4. Vikwazo vya Jumla vya Pini
Aina ya Mawimbi | Kizuizi |
Data Strobe | Ishara zote za kikundi cha DQ lazima ziwe katika njia sawa ya I/O. |
Data | Pini za DQ zinazohusiana lazima ziwe katika njia ile ile ya I/O. Kwa itifaki ambazo hazitumii njia mbili za data, mawimbi ya kusoma yanapaswa kupangwa kando na mawimbi ya uandishi. |
Anwani na Amri | Anuani na pini za Amri lazima ziwe katika maeneo yaliyoainishwa awali ndani ya benki ya I/O. |
Benki za karibu
Ili benki zichukuliwe kuwa ziko karibu, ni lazima ziwe katika safu wima ya I/O, Ili kubaini kama benki ziko karibu, rejelea Sehemu ya Mahali na Hesabu za Pini za Kawaida katika sehemu ya Vifaa 10 ya Stratix iliyo katika Stratix 10 General Purpose I. /O
Mwongozo wa Mtumiaji.
Unaporejelea majedwali katika Mwongozo wa Mtumiaji wa Stratix 10 General Purpose I/O, ni salama kudhani kuwa benki zote zilizoonyeshwa ziko karibu, isipokuwa alama ya '-' ipo; alama ya '-' inaonyesha kuwa benki haijaunganishwa kwa kifurushi.
Kazi za Pini
Ili kubainisha maeneo ya pini zote za EMIF I/O unapaswa kurejelea jedwali la pini la kifaa chako. Unaporejelea jedwali la pini, nambari za benki, fahirisi za benki za I/O na majina ya pini hutolewa. Unaweza kupata fahirisi za pini za anwani na pini za amri kwenye Jedwali la Mpango wa Stratix 10 lililo kwenye Intel FPGA. webtovuti. Unaweza kutekeleza majukumu ya pini kwa njia mbalimbali. Mbinu inayopendekezwa ni kulazimisha mawimbi fulani ya kiolesura mwenyewe na kuruhusu Intel Quartus Prime Fitter ishughulikie zilizosalia. Mbinu hii inajumuisha kushauriana na jedwali la pini ili kupata nafasi za kisheria za baadhi ya pini za kiolesura na kuzipanga kupitia .qsf. file ambayo imetolewa na muundo wa zamani wa EMIFample. Kwa njia hii ya uwekaji wa I/O, lazima uzuie ishara zifuatazo:
- CK0
- Pini moja ya DQS kwa kila kikundi
- Saa ya kumbukumbu ya PLL
- RZQ
Kulingana na vizuizi vilivyo hapo juu, Intel Quartus Prime Fitter huzungusha pini ndani ya kila njia inapohitajika. Kielelezo kifuatacho kinaonyesha mfano wa zamaniample ya mgawo wa pini kwa kiolesura cha DDR3 x72 na chaguo zifuatazo:
- Anwani na pini ya amri imewekwa kwenye benki 2M na inahitaji njia 3.
- CK0 inalazimishwa kubandika 8 kwenye benki 2M.
- Pini za saa za marejeleo za PLL zimefungwa kwa pini 24 na 25 kwenye benki ya 2M.
- RZQ inalazimishwa kubandika 26 kwenye benki 2M.
- Data imewekwa katika benki 2N, 2M, na 2L, na inahitaji njia 9.
- Vikundi vya DQS 1-4 vimewekwa kwenye benki 2N.
- Kundi la DQS 0 limewekwa kwenye benki 2M.
- Vikundi vya DQS 5-8 vimewekwa kwenye benki 2L.
Kielelezo 5. Bandika Majukumu Mfample: Kiolesura cha DDR3 x73
Katika hii example, ili kulazimisha CK0 kubandika 8 kwenye benki 2M, ungeongeza laini ifuatayo kwenye .qsf file, kulingana na jedwali la pini linalofaa:
Umbizo la kazi ya pini iliyo hapo juu inaweza kutumika kwa pini zote:
Habari Zinazohusiana
- Benki za I/O za msimu katika Vifaa vya Intel Stratix 10
- Intel Stratix 10 EMIF IP DDR3
- Intel Stratix 10 EMIF IP kwa DDR4
- Intel Stratix 10 EMIF IP ya QDRII/II+/Xtreme
- Intel Stratix 10 EMIF IP kwa QDR-IV
- Intel Stratix 10 EMIF IP ya RLDRAM 3
Kukusanya na Kuandaa Ubunifu wa Intel Stratix 10 EMIF Example
Baada ya kufanya kazi za siri zinazohitajika katika .qsf file, unaweza kukusanya muundo wa zamaniampkwenye programu ya Intel Quartus Prime.
- Nenda kwenye folda ya Intel Quartus Prime iliyo na muundo wa zamaniampsaraka ya.
- Fungua mradi wa Intel Quartus Prime file, (.qpf).
- Kuanza mkusanyo, bofya Uchakataji ➤ Anza Ukusanyaji. Kukamilika kwa mkusanyo kwa mafanikio huzalisha .sof file, ambayo huwezesha muundo kufanya kazi kwenye maunzi.
- Ili kupanga kifaa chako na muundo uliokusanywa, fungua kitengeneza programu kwa kubofya Zana ➤ Kipanga programu.
- Katika kitengeneza programu, bofya Gundua Kiotomatiki ili kugundua vifaa vinavyotumika.
- Chagua kifaa cha Intel Stratix 10 na kisha uchague Badilisha File.
- Nenda kwenye ed_synth.sof iliyotolewa file na uchague Fungua.
- Bofya Anza ili kuanza kupanga kifaa cha Intel Stratix 10. Wakati kifaa kimepangwa kwa ufanisi, upau wa maendeleo ulio juu kulia wa dirisha unapaswa kuonyesha 100% (Imefaulu).
Kutatua Ubunifu wa Intel Stratix 10 EMIF Example
Zana ya Utatuzi ya EMIF inapatikana ili kusaidia kutatua miundo ya kiolesura cha kumbukumbu ya nje. Zana ya zana hukuruhusu kuonyesha pambizo za kusoma na kuandika na kutoa michoro ya macho. Baada ya kutayarisha seti ya ukuzaji ya Intel Stratix 10, unaweza kuthibitisha utendakazi wake kwa kutumia Zana ya Utatuzi ya EMIF.
- Ili kuzindua Zana ya Utatuzi ya EMIF, nenda kwenye Zana ➤ Zana za Utatuzi wa Mfumo ➤ Zana ya Kiolesura cha Kumbukumbu ya Nje.
- Bofya Anzisha Miunganisho.
- Bofya Unganisha Mradi kwenye kifaa. Dirisha linaonekana; thibitisha kuwa kifaa sahihi kimechaguliwa na kwamba .sof sahihi file imechaguliwa.
- Bofya Unda Muunganisho wa Kiolesura cha Kumbukumbu. Kubali mipangilio chaguo-msingi kwa kubofya Sawa.
Seti ya ukuzaji ya Intel Stratix 10 sasa imewekwa ili kufanya kazi na Zana ya Utatuzi ya EMIF, na unaweza kutoa ripoti yoyote ifuatayo kwa kubofya mara mbili chaguo sambamba:
- Rudia urekebishaji. Hutoa ripoti ya urekebishaji inayofupisha hali ya urekebishaji kwa kila kikundi cha DQ/DQS pamoja na pambizo kwa kila pini ya DQ/DQS.
- Kuweka pembeni kwa Dereva. Hutoa ripoti inayofupisha pambizo za kusoma na kuandika kwa kila pini ya I/O. Hii ni tofauti na ukingo wa urekebishaji kwa sababu ukingo wa dereva unanaswa wakati wa trafiki ya hali ya mtumiaji badala ya wakati wa urekebishaji.
- Tengeneza Mchoro wa Macho. Huzalisha michoro ya macho ya kusoma na kuandika kwa kila pini ya DQ kulingana na mifumo ya data ya urekebishaji.
- Rekebisha Usitishaji. Hufagia thamani tofauti za kukomesha na kuripoti pambizo ambazo kila thamani ya kusimamisha hutoa. Tumia kipengele hiki kusaidia kuchagua uondoaji bora wa kiolesura cha kumbukumbu.
Habari Zinazohusiana
Intel Stratix 10 EMIF IP Debugging
Kubuni Example Maelezo ya Violesura vya Kumbukumbu ya Nje Intel Stratix 10 FPGA IP
Unapoweka vigezo na kutoa IP yako ya EMIF, unaweza kubainisha kuwa mfumo huunda saraka za uigaji na usanisi. file seti, na kuzalisha file huweka kiotomatiki. Ukichagua Uigaji au Usanisi chini ya Mfampna Ubunifu Files kwenye Kutample Miundo kichupo, mfumo huunda simulation kamili file seti au mchanganyiko kamili file kuweka, kwa mujibu wa uteuzi wako.
Muhtasari Exampna Ubunifu
Usanisi wa zamaniampmuundo wa le una vizuizi vikuu vilivyoonyeshwa kwenye takwimu hapa chini.
- Jenereta ya trafiki, ambayo ni mfano wa zamani wa Avalon®-MMample driver ambayo hutekelezea muundo wa uwongo-nasibu wa usomaji na kuandika kwa idadi iliyobainishwa ya anwani. Jenereta ya trafiki pia hufuatilia data iliyosomwa kutoka kwenye kumbukumbu ili kuhakikisha inalingana na data iliyoandikwa na kudai kutofaulu vinginevyo.
- Mfano wa kiolesura cha kumbukumbu, ambacho ni pamoja na:
- Kidhibiti kumbukumbu kinachosimamia kati ya kiolesura cha Avalon-MM na kiolesura cha AFI.
- PHY, ambayo hutumika kama kiolesura kati ya kidhibiti kumbukumbu na vifaa vya kumbukumbu vya nje kufanya shughuli za kusoma na kuandika.
Kielelezo 6. Usanisi Exampna Ubunifu
Ikiwa unatumia kipengele cha Ping Pong PHY, awali ya awaliampmuundo wa le unajumuisha jenereta mbili za trafiki zinazotoa amri kwa vifaa viwili huru vya kumbukumbu kupitia vidhibiti viwili huru na PHY ya kawaida, kama inavyoonyeshwa kwenye takwimu ifuatayo.
Kielelezo 7. Usanisi Exampmuundo wa Ping Pong PHY
Ikiwa unatumia RLDRAM 3, jenereta ya trafiki katika awali ya awaliample design huwasiliana moja kwa moja na PHY kwa kutumia AFI, kama inavyoonyeshwa kwenye kielelezo kifuatacho.
Kielelezo 8. Usanisi Example Ubunifu wa violesura vya RLDRAM 3
Kumbuka: Ikiwa moja au zaidi ya Modi ya Kushiriki ya PLL, Hali ya Kushiriki ya DLL, au vigezo vya Hali ya Kushiriki ya OCT itawekwa kwa thamani yoyote isipokuwa Hakuna Kushiriki, awali ya awali.ampmuundo wa le utakuwa na matukio mawili ya kiolesura cha trafiki/kumbukumbu. Matukio mawili ya kiolesura cha jenereta/kumbukumbu ya trafiki yanahusiana tu na miunganisho ya pamoja ya PLL/DLL/OCT kama inavyofafanuliwa na mipangilio ya vigezo. Matukio ya kiolesura cha trafiki/kumbukumbu huonyesha jinsi unavyoweza kutengeneza miunganisho kama hii katika miundo yako mwenyewe.
Kumbuka: Mtiririko wa usanisi wa watu wengine kama ilivyofafanuliwa katika Mwongozo wa Mtumiaji wa Toleo la Kawaida la Intel Quartus Prime: Usanisho wa Wahusika Wengine hauwezi kutumika kwa IP ya EMIF.
Habari Zinazohusiana
Inazalisha Muundo wa Kusanifu wa EMIF Example juu
Uigaji Mfampna Ubunifu
Mfano wa uigajiampmuundo wa le una vizuizi vikuu vilivyoonyeshwa kwenye takwimu ifuatayo.
- Mfano wa awali wa zamaniampna kubuni. Kama ilivyoelezwa katika sehemu iliyopita, awali ya zamaniampmuundo wa le una jenereta ya trafiki na mfano wa kiolesura cha kumbukumbu. Hizi huzuia miundo chaguomsingi ya mifano dhahania ya uigaji inapofaa kwa uigaji wa haraka.
- Kielelezo cha kumbukumbu, ambacho hufanya kazi kama kielelezo cha kawaida ambacho hufuata vipimo vya itifaki ya kumbukumbu. Mara kwa mara, wachuuzi wa kumbukumbu hutoa mifano ya kuiga kwa vipengele vyao maalum vya kumbukumbu ambavyo unaweza kupakua kutoka kwao webtovuti.
- Kikagua hali, ambacho hufuatilia mawimbi ya hali kutoka kwa kiolesura cha kumbukumbu ya nje ya IP na jenereta ya trafiki, ili kuashiria hali ya kupita au kutofaulu kwa jumla.
Kielelezo 9. Uigaji Mfampna Ubunifu
Ikiwa unatumia kipengele cha Ping Pong PHY, mfano wa zamani wa uigajiampmuundo wa le unajumuisha jenereta mbili za trafiki zinazotoa amri kwa vifaa viwili huru vya kumbukumbu kupitia vidhibiti viwili huru na PHY ya kawaida, kama inavyoonyeshwa kwenye takwimu ifuatayo.
Kielelezo 10. Uigaji Mfampmuundo wa Ping Pong PHY
Ikiwa unatumia RLDRAM 3, jenereta ya trafiki katika mfano wa uigajiample design huwasiliana moja kwa moja na PHY kwa kutumia AFI, kama inavyoonyeshwa kwenye kielelezo kifuatacho.
Kielelezo 11. Uigaji Mfample Ubunifu wa violesura vya RLDRAM 3
Habari Zinazohusiana
Inazalisha EMIF Design Example kwa Simulation kwenye
Example Designs Interface Tab
Mhariri wa parameta ni pamoja na Example Miundo kichupo ambacho hukuruhusu kuainisha na kutoa ex wakoample miundo.l
Inapatikana ExampSehemu ya Miundo
Kuchomoa kwa muundo wa Chagua hukuruhusu kuchagua wa zamani unaotakaampna kubuni. Kwa sasa, EMIF Example Design ndio chaguo pekee linalopatikana, na huchaguliwa kwa chaguo-msingi.
Historia ya Marekebisho ya Hati kwa Violesura vya Kumbukumbu vya Nje Intel Stratix 10 FPGA IP Design Exampna Mwongozo wa Mtumiaji
Toleo la Hati | Toleo kuu la Intel Quartus | Mabadiliko |
2021.03.29 | 21.1 | • Ndani ya Exampna Kubuni Anza Haraka sura, imeondoa marejeleo ya kiigaji cha NCSim*. |
2018.09.24 | 18.1 | • Takwimu zilizosasishwa katika Inazalisha Muundo wa Kusanifu wa EMIF Example na Inazalisha EMIF Design Example kwa Uigaji mada. |
2018.05.07 | 18.0 | • Kichwa cha hati kilibadilishwa kutoka Intel Stratix 10 Kumbukumbu Violesura vya Nje vya Muundo wa IP Exampna Mwongozo wa Mtumiaji kwa Violesura vya Kumbukumbu ya Nje Intel Stratix 10 FPGA IP Design Exampna Mwongozo wa Mtumiaji.
• Pointi za vitone zilizosahihishwa ndani Zaidiview sehemu ya Uwekaji Bani kwa Intel Stratix 10 EMIF IP mada. |
Tarehe | Toleo | Mabadiliko |
Novemba 2017 | 2017.11.06 | Kutolewa kwa awali. |
Shirika la Intel. Haki zote zimehifadhiwa. Intel, nembo ya Intel, na alama zingine za Intel ni chapa za biashara za Intel Corporation au kampuni zake tanzu. Intel inathibitisha utendakazi wa FPGA yake na bidhaa za semiconductor kwa vipimo vya sasa kwa mujibu wa udhamini wa kawaida wa Intel, lakini inahifadhi haki ya kufanya mabadiliko kwa bidhaa na huduma zozote wakati wowote bila taarifa. Intel haichukui jukumu au dhima yoyote inayotokana na maombi au matumizi ya taarifa yoyote, bidhaa, au huduma iliyofafanuliwa hapa isipokuwa kama ilivyokubaliwa kwa maandishi na Intel. Wateja wa Intel wanashauriwa kupata toleo jipya zaidi la vipimo vya kifaa kabla ya kutegemea taarifa yoyote iliyochapishwa na kabla ya kuagiza bidhaa au huduma. *Majina na chapa zingine zinaweza kudaiwa kuwa mali ya wengine.
Nyaraka / Rasilimali
![]() |
intel Violesura vya Kumbukumbu ya Nje Intel Stratix 10 FPGA IP Design Example [pdf] Mwongozo wa Mtumiaji Violesura vya Kumbukumbu ya Nje Intel Stratix 10 FPGA IP Design Example, Nje, Violesura vya Kumbukumbu Intel Stratix 10 FPGA IP Design Example, Intel Stratix 10 FPGA IP Design Example, 10 FPGA IP Design Example |