Eadar-aghaidh cuimhne taobh a-muigh Intel Stratix 10 FPGA IP Design Example Stiùireadh Cleachdaiche

Clàr-innse seiche

1 Eadar-aghaidh cuimhne taobh a-muigh Intel Stratix 10 FPGA IP Design Example

2 Dealbhadh Example Iùl tòiseachaidh luath airson eadar-aghaidh cuimhne taobh a-muigh Intel® Stratix® 10 FPGA IP

4 Dealbhadh Example Tuairisgeul airson Eadar-aghaidh Cuimhne Taobh a-muigh Intel Stratix 10 FPGA IP

5 Eachdraidh ath-sgrùdadh sgrìobhainnean airson eadar-aghaidh cuimhne taobh a-muigh Intel Stratix 10 FPGA IP Design Example Stiùireadh Cleachdaiche

6 Sgrìobhainnean/Goireasan

6.1 Iomraidhean

7 Puist Co-cheangailte

Eadar-aghaidh cuimhne taobh a-muigh Intel Stratix 10 FPGA IP Design Example

Dealbhadh Example Iùl tòiseachaidh luath airson eadar-aghaidh cuimhne taobh a-muigh Intel® Stratix® 10 FPGA IP

Eadar-aghaidh ùr agus dealbhadh nas fèin-ghluasadach examptha sruth ri fhaighinn airson eadar-aghaidh cuimhne taobh a-muigh Intel® Stratix® 10. Tha an t-example Designs tab anns an deasaiche paramadair a’ leigeil leat cruthachadh synthesis agus atharrais a shònrachadh file seataichean as urrainn dhut a chleachdadh gus an IP EMIF agad a dhearbhadh. Faodaidh tu example dealbhadh gu sònraichte airson pasgan leasachaidh Intel FPGA, no airson IP EMIF sam bith a ghineas tu.

Figear 1. Dealbhadh Coitcheann Example Sruth-obrach

Figear 2. A 'cruthachadh EMIF Example Dealbhadh Le Kit Leasachaidh Intel Stratix 10

A 'cruthachadh pròiseact EMIF

Airson dreach bathar-bog Intel Quartus® Prime 17.1 agus nas fhaide air adhart, feumaidh tu pròiseact Intel Quartus Prime a chruthachadh mus cruthaich thu an EMIF IP agus dealbhadh ex.ample.

Cuir air bhog am bathar-bog Intel Quartus Prime agus tagh File ➤ Draoidh pròiseict Ùr. Cliog Air adhart .
Sònraich eòlaire agus nm airson a’ phròiseict a tha thu airson a chruthachadh. Cliog Air adhart .

Dèan cinnteach gu bheil am Pròiseact Falamh air a thaghadh. Cliog air Next dà uair.
Fo sìoltachan Ainm, dèan seòrsa àireamh pàirt an uidheim.
Fo Innealan rim faighinn, tagh an inneal iomchaidh.
Cliog Crìochnaich.

A 'cruthachadh agus a' rèiteachadh an IP EMIF

Tha na ceumannan a leanas a’ sealltainn mar a ghineadh agus a rèiticheas tu an EMIF IP. Bidh an coiseachd seo a’ cruthachadh eadar-aghaidh DDR4, ach tha na ceumannan coltach ri protocolaidhean eile.

Ann an uinneag Catalog IP, tagh Intel Stratix 10 External Memory Interfaces. (Mura bheil an uinneag Catalog IP ri fhaicinn, tagh View ➤ Utility Windows ➤ Catalog IP.)
Anns an Deasaiche Parameter IP, thoir seachad ainm eintiteas airson an EMIF IP (bidh an t-ainm a bheir thu seachad an seo gu bhith na file ainm airson an IP) agus sònraich eòlaire. Cliog Cruthaich.

Tha grunn tabaichean aig an deasaiche paramadair far am feum thu paramadairean a rèiteachadh gus do bhuileachadh EMIF a nochdadh:

Stiùireadh neach-deasachaidh paramadair Intel Stratix 10 EMIF

Clàr 1. Stiùireadh Deasaiche Parameter EMIF

Deasaiche Parameter Tab	Stiùiridhean
Coitcheann	Dèan cinnteach gu bheil na paramadairean a leanas air an cur a-steach gu ceart: • An ìre astar airson an inneal. • Tha tricead cloc cuimhne. • Tricead cloc iomraidh PLL.
Cuimhne	• Thoir sùil air an duilleag dàta airson an inneal cuimhne agad a dhol a-steach do na paramadairean air an Cuimhne tab. • Bu chòir dhut cuideachd àite sònraichte a chur a-steach airson prìne ALERT#. (A’ buntainn ri protocol cuimhne DDR4 a-mhàin.)
Mem Tha mi/o	• Airson rannsachaidhean pròiseict tùsail, faodaidh tu na roghainnean bunaiteach a chleachdadh air an Mem I/O tab. • Airson dearbhadh dealbhaidh adhartach, bu chòir dhut atharrais bùird a dhèanamh gus na roghainnean crìochnachaidh as fheàrr fhaighinn.
FPGA I/O	• Airson rannsachaidhean pròiseict tùsail, faodaidh tu na roghainnean bunaiteach a chleachdadh air an FPGA I/O tab. • Airson dearbhadh dealbhaidh adhartach, bu chòir dhut atharrais bùird a dhèanamh le modalan IBIS co-cheangailte riutha gus inbhean I/O iomchaidh a thaghadh.
Clàr-ama Mem	• Airson rannsachaidhean pròiseict tùsail, faodaidh tu na roghainnean bunaiteach a chleachdadh air an Clàr-ama Mem tab. • Airson dearbhadh dealbhaidh adhartach, bu chòir dhut crìochan a chur a-steach a rèir duilleag dàta an inneal cuimhne agad.
Bòrd	• Airson rannsachaidhean pròiseict tùsail, faodaidh tu na roghainnean bunaiteach a chleachdadh air an Bòrd tab. • Airson dearbhadh dealbhaidh adhartach agus dùnadh ùine ceart, bu chòir dhut atharrais bùird a dhèanamh gus eadar-theachd neo-mhearachdach eadar-samhlachail (ISI) / crosstalk agus bòrd agus pasgan fiosrachaidh skew fhaighinn, agus cuir a-steach e air an Bòrd tab.
Rianadair	Suidhich crìochan an rianadair a rèir an rèiteachaidh agus an giùlan a tha thu ag iarraidh airson do rianadair cuimhne.
Diagnosachd	Faodaidh tu na paramadairean a chleachdadh air an Diagnosachd tab gus cuideachadh le bhith a’ dèanamh deuchainn agus a’ dì-bhugachadh an eadar-aghaidh cuimhne agad.
Example Designs	Tha an Example Designs Leigidh taba leat dealbhadh examples airson synthesis agus airson atharrais. Tha an dealbhadh a chaidh a chruthachadh example na shiostam EMIF iomlan anns a bheil an EMIF IP agus draibhear a ghineas trafaic air thuaiream gus an eadar-aghaidh cuimhne a dhearbhadh.

Airson fiosrachadh mionaideach mu pharaimearan fa leth, thoir sùil air a’ chaibideil iomchaidh airson do phròtacal cuimhne ann an Iùl Cleachdaiche IP Intel Stratix 10 External Memory Interfaces.

A’ gineadh an Synthesizable EMIF Design Example

Airson pasgan leasachaidh Intel Stratix 10, tha e gu leòr a’ mhòr-chuid de na roghainnean IP Intel Stratix 10 EMIF fhàgail aig na luachan bunaiteach aca. Gus an dealbhadh synthesizable a ghineadh example, lean na ceumannan seo:

Air an taba Diagnostics, thoir comas don EMIF Debug Toolkit/On-Chip Debug Port agus In-System-Sources-and-Probes cothrom a thoirt do na feartan deasbaid a tha rim faighinn.

Air an Example Designs tab, dèan cinnteach gu bheil am bogsa Synthesis air a sgrùdadh.
Dèan rèiteachadh air an EMIF IP agus cliog air Generate Example Dealbhadh anns an oisean gu h-àrd air an làimh dheis den uinneig.

Sònraich eòlaire airson dealbhadh EMIF example agus cliog air OK. Ginealach soirbheachail de dhealbhadh EMIF example a 'cruthachadh na leanas filesuidhichte fo eòlaire qii.

Figear 3. Dealbhadh Synthesizable air a ghineadh Example File Structar

Nota: Mura tagh thu am bogsa-dearbhaidh Simulation or Synthesis, bidh dealbhadh Platform Designer anns an eòlaire cinn-uidhe files, nach eil air an cur ri chèile le bathar-bog Intel Quartus Prime gu dìreach, ach faodaidh iad a bhith viewdeasaichte no deasaichte fo Dealbhadair an Àrd-chabhsair. Anns an t-suidheachadh seo faodaidh tu na h-òrdughan a leanas a ruith gus synthesis agus atharrais a ghineadh file seataichean.

Gus pròiseact so-dhèanta a chruthachadh, feumaidh tu an sgriobt quartus_sh -t make_qii_design.tcl a ruith anns an eòlaire cinn-uidhe.
Gus pròiseact atharrais a chruthachadh, feumaidh tu an sgriobt quartus_sh -t make_sim_design.tcl a ruith anns an eòlaire cinn-uidhe.

Fiosrachadh Co-cheangailte

Synthesis Example Dealbhadh air duilleag 19
Tuairisgeulan paramadair Intel Stratix 10 EMIF IP airson DDR3
Tuairisgeulan paramadair Intel Stratix 10 EMIF IP airson DDR4
Tuairisgeulan paramadair Intel Stratix 10 EMIF IP airson QDRII/II +/Xtreme
Tuairisgeulan paramadair Intel Stratix 10 EMIF IP airson QDR-IV
Tuairisgeulan paramadair Intel Stratix 10 EMIF IP airson RLDRAM 3

A’ cruthachadh an EMIF Design Example airson Simulation
Airson pasgan leasachaidh Intel Stratix 10, tha e gu leòr a’ mhòr-chuid de na roghainnean IP Intel Stratix 10 EMIF fhàgail aig na luachan bunaiteach aca. Gus an dealbhadh example airson
atharrais, lean na ceumannan seo:

Air an taba Diagnostics, faodaidh tu taghadh eadar dà dhòigh calibration: Skip Calibration agus Full Calibration. (Airson mion-fhiosrachadh mu na modhan sin, thoir sùil air Simulation Versus Hardware Gnìomhachadh, nas fhaide air adhart sa chaibideil seo.) Gus ùine atharrais a lughdachadh, tagh Abstract PHY airson atharrais luath.
Air an Example Designs tab, dèan cinnteach gu bheil am bogsa Simulation air a sgrùdadh. Cuideachd tagh an cruth Simulation HDL a tha a dhìth, an dàrna cuid Verilog no VHDL.

Dèan rèiteachadh air an EMIF IP agus cliog air Generate Example Dealbhadh anns an oisean gu h-àrd air an làimh dheis den uinneig.
Sònraich eòlaire airson dealbhadh EMIF example agus cliog air OK.

Ginealach soirbheachail de dhealbhadh EMIF example a 'cruthachadh ioma file seataichean airson diofar simuladairean le taic, fo eòlaire sim / ed_sim.

Figear 4. Dealbhadh Simulation Generated Example File Structar

Thoir an aire: Mura tagh thu am bogsa sgrùdaidh Simulation or Synthesis, bidh dealbhadh Platform Designer anns an eòlaire cinn-uidhe files, nach eil air an cur ri chèile le bathar-bog Intel Quartus Prime gu dìreach, ach faodaidh iad a bhith viewdeasaichte no deasaichte fo Dealbhadair an Àrd-chabhsair. Anns an t-suidheachadh seo faodaidh tu na h-òrdughan a leanas a ruith gus synthesis agus atharrais a ghineadh file seataichean.

Gus pròiseact so-dhèanta a chruthachadh, feumaidh tu an sgriobt quartus_sh -t make_qii_design.tcl a ruith anns an eòlaire cinn-uidhe.
Gus pròiseact atharrais a chruthachadh, feumaidh tu an sgriobt quartus_sh -t make_sim_design.tcl a ruith anns an eòlaire cinn-uidhe.

Fiosrachadh Co-cheangailte
• Simulation Example Dealbhadh air adhart
• Intel Stratix 10 EMIF IP – Simulating Memory IP
• Simulation Versus Bathar-cruaidh Buileachadh air

Samhlachadh an aghaidh Buileachadh Bathar-cruaidh
Airson atharrais eadar-aghaidh cuimhne taobh a-muigh, faodaidh tu an dàrna cuid sgiobadh calibration no làn calibration a thaghadh air an taba Diagnostics rè gineadh IP.
Modailean atharrais EMIF
Tha an clàr seo a’ dèanamh coimeas eadar feartan calibration sgiob agus modalan làn calibration.

Clàr 2. Modalan Simulation EMIF: Skip Calibration versus Full Calibration

Skip Calibration	Calibration slàn
Samhlachadh ìre siostam le fòcas air loidsig luchd-cleachdaidh.	Samhlachadh eadar-aghaidh cuimhne le fòcas air calibration.
Chan eil mion-fhiosrachadh calibration air a ghlacadh.	A 'glacadh a h-uile stages de calibration.
Tha comas aige dàta a stòradh agus fhaighinn air ais.	A’ toirt a-steach ìreachadh, deasg per-bit, msaa.
A’ riochdachadh èifeachdas ceart.
Chan eil e a’ beachdachadh air skew bùird.

Samhlachadh RTL an aghaidh Buileachadh Bathar-cruaidh

Tha an clàr seo a’ sealltainn prìomh eadar-dhealachaidhean eadar atharrais EMIF agus buileachadh bathar-cruaidh.

Clàr 3. EMIF RTL Simulation Versus Bathar-cruaidh Gnìomhachadh

Samhlachadh RTL	Cur an gnìomh Bathar-cruaidh
Bidh còd tòiseachaidh agus calibration Nios® a’ dol an gnìomh aig an aon àm.	Bidh còd tòiseachaidh agus calibration Nios a’ dol an gnìomh ann an òrdugh.
Bidh eadar-aghaidh a 'dearbhadh comharra comharra cal_done aig an aon àm ann an atharrais.	Bidh gnìomhachd uidheamachd a’ dearbhadh òrdugh calibration, agus chan eil eadar-aghaidh a’ dearbhadh cal_done aig an aon àm.

Bu chòir dhut samhlaidhean RTL a ruith stèidhichte air pàtrain trafaic airson tagradh an dealbhaidh agad. Thoir an aire nach eil atharrais RTL a’ modaladh dàil lorg PCB a dh’ fhaodadh eadar-dhealachadh ann an latency eadar atharrais RTL agus buileachadh bathar-cruaidh.

A’ dèanamh atharrais air IP eadar-aghaidh cuimhne taobh a-muigh le ModelSim

Tha am modh-obrach seo a’ sealltainn mar a nì thu atharrais air dealbhadh EMIF example.

Cuir air bhog am bathar-bog Mentor Graphics * ModelSim agus tagh File ➤ Atharraich eòlaire. Seòl chun an eòlaire sim / ed_sim / mentor taobh a-staigh an dealbhadh a chaidh a chruthachadh example pasgan.
Dèan cinnteach gu bheil an uinneag Ath-sgrìobhaidh air a thaisbeanadh aig bonn na sgrìn. Mura h-eil an uinneag Ath-sgrìobhaidh ri fhaicinn, seall e le bhith a’ briogadh View ➤ Tar-sgrìobhadh.
Anns an uinneag Ath-sgrìobhaidh, ruith source msim_setup.tcl.
Às deidh an stòr msim_setup.tcl a chrìochnachadh, ruith ld_debug ann an uinneag an Tar-sgrìobhaidh.
Às deidh ld_debug crìochnachadh, dearbhaich gu bheil an uinneag Rudan air a thaisbeanadh. Mura h-eil uinneag nan Rudan ri fhaicinn, seall e le bhith a’ briogadh View ➤ Rudan.
Anns an uinneag Rudan, tagh na comharran a tha thu airson a shamhlachadh le bhith a’ briogadh deas agus a’ taghadh Add Wave.
Às deidh dhut crìoch a chuir air na comharran airson atharrais, cuir an gnìomh run -all ann an uinneag VTranscript. Bidh an atharrais a’ ruith gus an tèid a chrìochnachadh.
Mura h-eil an atharrais ri fhaicinn, cliog View ➤ Tonn.

Fiosrachadh Co-cheangailte
Intel Stratix 10 EMIF IP - A’ samhlachadh IP cuimhne

Suidheachadh prìne airson Intel Stratix 10 EMIF IP

Tha an cuspair seo a’ toirt seachad stiùireadh airson suidheachadh prìne.

Thairisview

Tha an structar a leanas aig Intel Stratix 10 FPGAn:

Tha eadar 2 agus 3 colbhan I/O anns gach inneal.
Tha suas ri 12 bancaichean I/O anns gach colbh I/O.
Tha 4 slighean anns gach banca I/O.
Anns gach sreath tha 12 prìneachan coitcheann I/O (GPIO).

Stiùireadh Coitcheann Pin
Tha na puingean a leanas a’ toirt seachad stiùireadh prìne coitcheann:

Dèan cinnteach gu bheil na prìnichean airson eadar-aghaidh cuimhne taobh a-muigh sònraichte taobh a-staigh aon cholbh I / O.
Feumaidh eadar-aghaidh a tha a’ ruith thairis air grunn bhancaichean na riatanasan a leanas a choileanadh:
- Feumaidh na bancaichean a bhith faisg air a chèile. Airson fiosrachadh mu bhancaichean faisg air làimh, thoir sùil air an Intel Stratix 10 External Memory Interfaces IP Guide.
- Feumaidh an seòladh agus am banca àithne a bhith a’ fuireach ann am banca sa mheadhan gus an tèid an ùine a lughdachadh. Ma chleachdas an eadar-aghaidh cuimhne àireamh chothromach de bhancaichean, faodaidh gum bi an seòladh agus am banca àithne a’ fuireach ann an aon den dà bhanca sa mheadhan.

Faodar prìneachan gun chleachdadh a chleachdadh mar phrìneachan I/O adhbhar coitcheann.
Feumaidh a h-uile seòladh agus òrdugh agus prìneachan co-cheangailte a bhith ann an aon bhanca.
Faodaidh seòladh agus prìneachan àithne is dàta banca a roinn fo na cumhaichean a leanas:
- Chan urrainn seòladh agus prìneachan àithne is dàta sreath I/O a cho-roinn.
- Chan urrainnear ach sreath I/O nach deach a chleachdadh anns an t-seòladh agus am banca àithne a chleachdadh airson prìneachan dàta.

Clàr 4. Cuingeadan Pin Coitcheann

Seòrsa Chomharra	Cuingealachadh
Strobe dàta	Feumaidh a h-uile comharra a bhuineas do bhuidheann DQ fuireach san aon sreath I/O.
Dàta	Feumaidh prìneachan DQ co-cheangailte a bhith a’ fuireach san aon sreath I/O. Airson protocolaidhean nach eil a’ toirt taic do loidhnichean dàta dà-thaobhach, bu chòir comharran leughaidh a bhith air an cruinneachadh air leth bho chomharran sgrìobhaidh.
Seòladh agus àithne	Feumaidh prìneachan seòlaidh is stiùiridh a bhith a’ fuireach ann an àiteachan ro-mhìnichte taobh a-staigh banca I/O.

Bancaichean faisg air làimh

Airson beachdachadh air bancaichean faisg air làimh, feumaidh iad a bhith a’ fuireach anns an aon cholbh I/O, Gus faighinn a-mach a bheil bancaichean ri thaobh, thoir sùil air na bancaichean modular I/O Suidheachadh agus Cunntasan prìne ann an roinn Innealan Stratix 10 a tha suidhichte ann an Stratix 10 Adhbhar Coitcheann I /o
Stiùireadh Cleachdaiche.

Nuair a thathar a’ toirt iomradh air clàran anns an Stratix 10 Adhbhar Coitcheann I/O Iùl Cleachdaiche I/O, tha e sàbhailte gabhail ris gu bheil a h-uile banca a chithear ri thaobh, mura h-eil samhla ‘-’ an làthair; tha samhla '-' a' sealltainn nach eil am banca air a cheangal a-mach airson a' phacaid.
Sònrachaidhean prìne

Gus àiteachan a dhearbhadh airson a h-uile prìne EMIF I/O bu chòir dhut iomradh a thoirt air clàr prìne an inneal agad. Nuair a thathar a’ toirt iomradh air a’ chlàr prìne, tha na h-àireamhan banca, clàran-amais banca I/O, agus ainmean prìne air an toirt seachad. Gheibh thu na clàran prìne airson seòladh agus prìneachan-àithne ann an Clàr Sgeama Stratix 10 a tha suidhichte air an Intel FPGA weblàrach. Faodaidh tu sònrachaidhean prìne a dhèanamh ann an grunn dhòighean. Is e an dòigh-obrach a thathar a’ moladh a bhith a’ cuingealachadh cuid de chomharran eadar-aghaidh le làimh agus leigeil leis an Intel Quartus Prime Fitter an còrr a làimhseachadh. Tha an dòigh seo a’ gabhail a-steach a bhith a’ co-chomhairleachadh leis na clàran prìne gus suidheachadh laghail a lorg airson cuid de na prìneachan eadar-aghaidh agus gan sònrachadh tron .qsf file a tha air a chruthachadh le dealbhadh EMIF example. Airson an dòigh seo de shuidheachadh I / O, feumaidh tu na comharran a leanas a chuingealachadh:

CK0
Aon phrìne DQS gach buidheann
Cloc fiosrachaidh PLL
RZQ

Stèidhichte air na cuingeadan gu h-àrd, bidh an Intel Quartus Prime Fitter a’ cuairteachadh prìneachan taobh a-staigh gach sreath mar a dh’ fheumar. Tha an dealbh a leanas a’ sealltainn example de shònrachaidhean prìne airson eadar-aghaidh DDR3 x72 leis na taghaidhean a leanas:

Tha an seòladh agus am prìne stiùiridh air a chuir sa bhanca 2M agus tha feum air 3 slighean.
- Tha CK0 air a chuingealachadh ri prìne 8 anns a’ bhanca 2M.
- Tha prìneachan gleoc iomraidh PLL air an cuingealachadh gu prìneachan 24 agus 25 ann am banca 2M.
- Tha RZQ air a chuingealachadh ri prìne 26 sa bhanca 2M.
Tha dàta air a chuir ann am bancaichean 2N, 2M, agus 2L, agus tha feum air 9 slighean.
- Tha buidhnean DQS 1-4 air an cur ann am banca 2N.
- Tha buidheann DQS 0 air a chuir sa bhanca 2M.
- Tha buidhnean DQS 5-8 air an cur ann am banca 2L.

Figear 5. Sònrachaidhean Pin Example: DDR3 x73 Eadar-aghaidh

Anns an example, gus casg a chuir air CK0 gu prìne 8 sa bhanca 2M, chuireadh tu an loidhne a leanas ris an .qsf file, stèidhichte air a’ chlàr prìne iomchaidh:

Faodar cruth an t-sònrachadh prìne gu h-àrd a chuir an sàs anns a h-uile prìne:

Fiosrachadh Co-cheangailte

Bancaichean modular I / O ann an innealan Intel Stratix 10
Intel Stratix 10 EMIF IP DDR3
Intel Stratix 10 EMIF IP airson DDR4
Intel Stratix 10 EMIF IP airson QDRII/II+/Xtreme
Intel Stratix 10 EMIF IP airson QDR-IV
Intel Stratix 10 EMIF IP airson RLDRAM 3

A’ cur ri chèile agus a’ prògramadh an Intel Stratix 10 EMIF Design Example

Às deidh dhut na sònrachaidhean prìne riatanach a dhèanamh anns an .qsf file, faodaidh tu an dealbhadh example ann am bathar-bog Intel Quartus Prime.

Seòl gu pasgan Intel Quartus Prime anns a bheil an dealbhadh example eòlaire.
Fosgail am pròiseact Intel Quartus Prime file, (.qpf).
Gus tòiseachadh air cruinneachadh, cliog air Pròiseas ➤ Tòisich cruinneachadh. Tha crìoch shoirbheachail air a' chruinneachadh a' gineadh .sof file, a leigeas leis an dealbhadh ruith air bathar-cruaidh.
Gus an inneal agad a phrògramadh leis an dealbhadh cruinnichte, fosgail am prògramadair le bhith a’ cliogadh Innealan ➤ Programr.

Anns a’ phrògramadair, cliog Auto Detect gus innealan le taic a lorg.
Tagh an inneal Intel Stratix 10 agus an uairsin tagh Change File.
Seòl gu ed_synth.sof gineadh file agus tagh Open.
Cliog air Start gus tòiseachadh air an inneal Intel Stratix 10 a phrògramadh. Nuair a thèid an inneal a phrògramadh gu soirbheachail, bu chòir don bhàr adhartais aig mullach deas na h-uinneige 100% (Soirbheachail) a chomharrachadh.

Debugging an Intel Stratix 10 EMIF Design Example
Tha an EMIF Debug Toolkit ri fhaighinn gus cuideachadh le bhith a’ dì-bhugachadh dealbhadh eadar-aghaidh cuimhne taobh a-muigh. Leigidh an inneal leat iomaill leughaidh is sgrìobhaidh a thaisbeanadh agus diagraman sùla a ghineadh. Às deidh dhut pasgan leasachaidh Intel Stratix 10 a phrògramadh, faodaidh tu dearbhadh gu bheil e ag obair le bhith a’ cleachdadh an EMIF Debug Toolkit.

Gus an EMIF Debug Toolkit a chuir air bhog, rachaibh gu Innealan ➤ Innealan Debugging an t-Siostaim ➤ Inneal Eadar-aghaidh Cuimhne Taobh a-muigh.
Cliog air Tòiseachadh Ceanglaichean.
Cliog air Link Project gu inneal. Tha uinneag a' nochdadh; dearbhaich gu bheil an inneal ceart air a thaghadh agus gu bheil an .sof ceart file air a thaghadh.

Cliog air Cruthaich Ceangal Eadar-aghaidh Cuimhne . Gabh ris na roghainnean bunaiteach le bhith a’ briogadh air OK.

Tha pasgan leasachaidh Intel Stratix 10 a-nis air a chuir air dòigh gus obrachadh leis an EMIF Debug Toolkit, agus faodaidh tu gin de na h-aithisgean a leanas a ghineadh le bhith a’ briogadh dùbailte air an roghainn fhreagarrach:

Ath-ruith calibration. A’ dèanamh aithisg calibration a’ toirt geàrr-chunntas air an inbhe calibration gach buidheann DQ/DQS còmhla ris na h-iomaill airson gach prìne DQ/DQS.

Driver Margining. A’ dèanamh aithisg a’ toirt geàrr-chunntas air na h-iomaill leughaidh is sgrìobhaidh a rèir prìne I/O. Tha seo eadar-dhealaichte bho iomall calibration seach gu bheil iomall dhràibhearan air a ghlacadh rè trafaic modh cleachdaiche seach aig àm calibration
Cruthaich diagram sùla. A’ gineadh diagraman sùla a leughadh agus a sgrìobhadh airson gach prìne DQ stèidhichte air pàtrain dàta calibration.
Crìochnachadh calibrate. A’ sguabadh diofar luachan crìochnachaidh agus ag aithris na h-iomaill a tha gach luach crìochnachaidh a’ toirt seachad. Cleachd am feart seo gus cuideachadh le bhith a’ taghadh an crìochnachadh as fheàrr airson an eadar-aghaidh cuimhne.

Fiosrachadh Co-cheangailte
Intel Stratix 10 EMIF IP Debugging

Dealbhadh Example Tuairisgeul airson Eadar-aghaidh Cuimhne Taobh a-muigh Intel Stratix 10 FPGA IP

Nuair a nì thu parameter agus gineadh an IP EMIF agad, faodaidh tu sònrachadh gu bheil an siostam a’ cruthachadh chlàran airson atharrais agus synthesis file suidhich, agus cruthaich an file suidhich gu fèin-ghluasadach. Ma thaghas tu Simulation no Synthesis fo Example Dealbhadh Files air an Example Designs tab, bidh an siostam a’ cruthachadh atharrais iomlan file seata no synthesis iomlan file suidhichte, a rèir do thaghadh.

Synthesis Example Dealbhadh

Tha an synthesis example dealbhadh tha na prìomh bhlocaichean a chithear san fhigear gu h-ìosal.

Gineadair trafaic, a tha na Avalon®-MM example draibhear a chuireas an gnìomh pàtran meallta de bhith a’ leughadh agus a’ sgrìobhadh gu àireamh paramadair de sheòlaidhean. Bidh an gineadair trafaic cuideachd a’ cumail sùil air an dàta a chaidh a leughadh bhon chuimhne gus dèanamh cinnteach gu bheil e a rèir an dàta sgrìobhte agus a’ dearbhadh fàiligeadh a chaochladh.

Eisimpleir den eadar-aghaidh cuimhne, anns a bheil:
- Rianadair cuimhne a bhios a’ tomhas eadar eadar-aghaidh Avalon-MM agus eadar-aghaidh AFI.
- Tha am PHY, a tha na eadar-aghaidh eadar rianadair na cuimhne agus innealan cuimhne taobh a-muigh gus gnìomhachd leughaidh is sgrìobhaidh a dhèanamh.

Figear 6. Synthesis Example Dealbhadh

Ma tha thu a’ cleachdadh am feart Ping Pong PHY, tha an synthesis exampTha dealbhadh a ’toirt a-steach dà ghineadair trafaic a’ toirt seachad òrdughan gu dà inneal cuimhne neo-eisimeileach tro dhà rianadair neo-eisimeileach agus PHY cumanta, mar a chithear san fhigear a leanas.

Figear 7. Synthesis Example Dealbhadh airson Ping Pong PHY

Ma tha thu a’ cleachdadh RLDRAM 3, bidh an gineadair trafaic anns an t-synthesis example dealbhadh a’ conaltradh gu dìreach ris an PHY a’ cleachdadh AFI, mar a chithear san fhigear a leanas.

Figear 8. Synthesis Example Dealbhadh airson RLDRAM 3 Interfaces

Nota: Ma tha aon no barrachd de na paramadairean Modh Co-roinn PLL, Modh Co-roinn DLL, no Modh Co-roinn OCT air an suidheachadh gu luach sam bith ach Gun Roinneadh, tha an synthesis exampLe dealbhadh bidh dà eisimpleir gineadair trafaic / eadar-aghaidh cuimhne. Tha an dà sheòrsa gineadair trafaic / eadar-aghaidh cuimhne ceangailte a-mhàin le ceanglaichean PLL / DLL / OCT co-roinnte mar a tha air am mìneachadh leis na roghainnean paramadair. Tha an gineadair trafaic / eisimpleirean eadar-aghaidh cuimhne a’ sealltainn mar as urrainn dhut ceanglaichean mar sin a dhèanamh nad dhealbhaidhean fhèin.
Thoir an aire: Sruth synthesis treas-phàrtaidh mar a chaidh a mhìneachadh ann an Stiùireadh Cleachdaiche Intel Quartus Prime Standard Edition: Chan e sruth le taic a th’ ann an Synthesis treas-phàrtaidh airson EMIF IP.
Fiosrachadh Co-cheangailte
A’ gineadh an Synthesizable EMIF Design Example air

Simulation Example Dealbhadh
Tha an atharrais example dealbhadh tha na prìomh bhlocaichean a chithear san fhigear a leanas.

Tha eisimpleir den synthesis example dealbhadh. Mar a chaidh a mhìneachadh san earrann roimhe, tha an synthesis example dealbhadh tha gineadair trafaic agus eisimpleir den eadar-aghaidh cuimhne. Bidh na blocaichean sin bunaiteach gu modalan atharrais eas-chruthach far a bheil sin iomchaidh airson atharrais luath.
Modail cuimhne, a tha ag obair mar mhodail coitcheann a tha a 'cumail ri mion-chomharrachadh protocol cuimhne. Gu tric, bidh luchd-reic cuimhne a ’toirt seachad modalan atharrais airson na pàirtean cuimhne sònraichte aca as urrainn dhut a luchdachadh sìos bhon fheadhainn aca weblàraichean.

Neach-dearbhaidh inbhe, a bhios a’ cumail sùil air comharran inbhe bhon eadar-aghaidh cuimhne taobh a-muigh IP agus an gineadair trafaic, gus suidheachadh pas no fàiligeadh iomlan a chomharrachadh.

Figear 9. Simulation Example Dealbhadh

Ma tha thu a’ cleachdadh am feart Ping Pong PHY, tha an atharrais exampTha dealbhadh a ’toirt a-steach dà ghineadair trafaic a’ toirt seachad òrdughan gu dà inneal cuimhne neo-eisimeileach tro dhà rianadair neo-eisimeileach agus PHY cumanta, mar a chithear san fhigear a leanas.

Figear 10. Simulation Example Dealbhadh airson Ping Pong PHY

Ma tha thu a’ cleachdadh RLDRAM 3, bidh an gineadair trafaic san atharrais example dealbhadh a’ conaltradh gu dìreach ris an PHY a’ cleachdadh AFI, mar a chithear san fhigear a leanas.

Figear 11. Simulation Example Dealbhadh airson RLDRAM 3 Interfaces

Fiosrachadh Co-cheangailte
A’ cruthachadh an EMIF Design Example for Simulation on

Example Designs Interface Tab
Tha an deasaiche paramadair a’ toirt a-steach Example Designs tab a leigeas leat parameterize agus gineadh do example dealbhadh.l
Ri fhaighinn Example Roinn Dealbhaidh
Leigidh an tarraing sìos dealbhaidh Tagh dhut an example dealbhadh. An-diugh, tha EMIF Example Design an aon roghainn a tha ri fhaighinn, agus tha e air a thaghadh gu bunaiteach.

Eachdraidh ath-sgrùdadh sgrìobhainnean airson eadar-aghaidh cuimhne taobh a-muigh Intel Stratix 10 FPGA IP Design Example Stiùireadh Cleachdaiche

Tionndadh Sgrìobhainn	Intel Quartus Prìomh Tionndadh	Atharrachaidhean
2021.03.29	21.1	• Anns a Example Design Quick Start caibideil, thug e air falbh iomraidhean air an simuladair NCSim *.
2018.09.24	18.1	• Figearan ùraichte anns an A’ gineadh an Synthesizable EMIF Design Example agus A’ cruthachadh an EMIF Design Example airson Simulation cuspairean.
2018.05.07	18.0	• Dh'atharraich tiotal na sgrìobhainn bho Intel Stratix 10 Eadar-aghaidh Cuimhne Taobh a-muigh Dealbhadh IP Example Stiùireadh Cleachdaiche gu Eadar-aghaidh cuimhne taobh a-muigh Intel Stratix 10 FPGA IP Design Example Stiùireadh Cleachdaiche. • Puingean urchair air an ceartachadh a-steach Thairisview earrann den Suidheachadh prìne airson Intel Stratix 10 EMIF IP cuspair.

Ceann-latha	Tionndadh	Atharrachaidhean
Samhain 2017	2017.11.06	Sgaoileadh tùsail.

Intel Corporation. Còraichean uile glèidhte. Tha Intel, suaicheantas Intel, agus comharran Intel eile nan comharran-malairt aig Intel Corporation no na fo-chompanaidhean aige. Tha Intel airidh air coileanadh a thoraidhean FPGA agus semiconductor a rèir mion-chomharrachadh gnàthach a rèir barantas àbhaisteach Intel, ach tha e a’ gleidheadh na còrach atharrachaidhean a dhèanamh air toraidhean agus seirbheisean sam bith aig àm sam bith gun rabhadh. Chan eil Intel a’ gabhail uallach no uallach sam bith ag èirigh bho bhith a’ cleachdadh no a’ cleachdadh fiosrachadh, toradh no seirbheis sam bith a tha air a mhìneachadh an seo ach a-mhàin mar a chaidh aontachadh gu soilleir ann an sgrìobhadh le Intel. Thathas a’ moladh do luchd-ceannach Intel an dreach as ùire de shònrachaidhean inneal fhaighinn mus cuir iad earbsa ann am fiosrachadh foillsichte sam bith agus mus cuir iad òrdughan airson toraidhean no seirbheisean. * Faodar ainmean is suaicheantasan eile a thagradh mar sheilbh chàich.

Sgrìobhainnean/Goireasan

eadar-aghaidh cuimhne taobh a-muigh intel Intel Stratix 10 FPGA IP Design Example [pdfStiùireadh Cleachdaiche
Eadar-aghaidh cuimhne taobh a-muigh Intel Stratix 10 FPGA IP Design Example, Taobh a-muigh, Eadar-aghaidh Cuimhne Intel Stratix 10 FPGA IP Design Example, Intel Stratix 10 FPGA IP Design Example, 10 FPGA IP Design Example

Iomraidhean

Leabhar-làimhe cleachdaiche