适用于英特尔 FPGA 的 DSP Builder
产品信息
该产品称为 DSP Builder for Intel FPGA。 它是一款软件工具，允许用户在英特尔 FPGA 上设计和实现数字信号处理 (DSP) 算法。 该工具提供与 MathWorks MATLAB 和 Simulink 工具集成的图形界面，允许用户使用框图方法设计 DSP 系统。 该工具有多个版本，最新版本为22.4。 该产品经历了多次修订，每次修订都引入了新功能、错误修复和改进。 修订历史表提供了每个版本中所做更改的摘要。 该产品有两个模块集版本：标准模块集和高级模块集。 标准模块集适用于 Intel Quartus Prime 标准版，而高级模块集适用于 Intel Quartus Prime 专业版和 Intel Quartus Prime 标准版。 该产品具有正确安装和使用所需的系统要求。 它至少需要 MathWorks MATLAB 和 Simulink 工具的一个版本，并支持 64 位版本的 MATLAB。 Intel Quartus Prime 软件版本应与所使用的 DSP Builder for Intel FPGA 版本相匹配。 高级模块集使用 Simulink 定点类型进行所有操作，并且需要 Simulink 定点的许可版本。 英特尔还推荐使用 DSP System Toolbox 和 Communications System Toolbox 来实现附加功能。
产品使用说明
- 确保您的工作站上安装了兼容版本的 MathWorks MATLAB 和 Simulink 工具。 该工具仅支持 64 位版本的 MATLAB。
- 确保您安装了适当版本的 Intel Quartus Prime 软件。 该版本应与您正在使用的适用于英特尔 FPGA 的 DSP Builder 版本相匹配。
- 启动 DSP Builder for Intel FPGA 并打开图形界面。
- 使用该工具提供的框图方法设计您的 DSP 系统。 使用可用的块和功能来构建您想要的算法。
- 采取提前tag适用于设计中所有操作的 Simulink 定点类型。 确保您拥有 Simulink Fix Point 所需的许可证。
- 如果您需要其他功能，请考虑使用英特尔推荐的 DSP System Toolbox 和 Communications System Toolbox。
- 设计完成后，您可以生成必要的 file用于对英特尔 FPGA 进行编程。
通过遵循这些使用说明，您将能够使用适用于英特尔 FPGA 的 DSP Builder 在英特尔 FPGA 上有效地设计和实现 DSP 算法。
适用于英特尔® FPGA 的 DSP Builder 发行说明
相关信息
- 知识库
- 软件安装和许可
勘误表
勘误表是功能缺陷或错误，可能导致产品偏离已发布的规格。 文档问题包括当前发布的规范或产品文档中的错误、描述不明确或遗漏。
有关勘误表和受勘误表影响的版本的完整信息，请参阅英特尔® 知识库页面 web地点。
相关信息
知识库
适用于英特尔 FPGA 高级模块集的 DSP Builder 修订历史
| 版本 | 日期 | 描述 |
| 22.4 | 2022.12.12 | 添加了矩阵乘法引擎设计Examp勒。 |
| 22.3 | 2022.09.30 | • 改进的性能：
— DSP Builder 现在使用 FP16 和 Bfloat16 的 FP DSP 模块，正确舍入， 添加, 子 or 添加订阅 在英特尔 Agilex 设备上 — 提供对 DSP 重型和 DSP 轻型架构的访问，以实现 DSP Builder 模块集中的指数和自然对数。 — 改进了两种低精度 FP 格式的 FP FFT 逻辑使用：FP16 和 FP19。 • 改进了DSP Builder 设计与Platform Designer 中其他IP 的集成。 — DSP Builder 不会展开，而是将（可选）复杂信号的向量保持在一起作为单个管道实体。 — 您还可以为管道分配自定义角色。 通过在接口前添加 DSP Builder 型号名称前缀，DSP Builder 自动为多个导管分配唯一名称。 • 改进了默认配置 快速傅立叶变换 块以最大限度地减少更改 FFT 参数时的错误。 • 提供重置内部状态的选项 冷杉 热复位期间阻止。 • 添加了一个库，其中包含DSP Builder 设计支持的Simulink 模块。 |
| 22.2 | 2022.03.30 | 减少内部迭代次数 柯迪克 块以减少资源使用并提高准确性。 |
| 持续… | ||
| 版本 | 日期 | 描述 |
| 22.1 | 2022.06.30 | • 添加了延迟报告 通用输入输出 块（类似于延迟报告 通道IO
块）。 • 添加了混合背靠背 快速傅里叶变换 块，当 FFT 大小发生变化时，它支持连续的数据流，而无需刷新 FFT 管道。 • 在DSP Builder Advanced Pro 中添加了对Intel Cyclone 10 LP、Intel MAX 10、Cyclone IV E+GX 的支持。 您必须使用 Intel Quartus Std 版本编译生成的 RTL。 • 将读访问控制机制扩展到 共享内存 堵塞 • 通过转换改进了 DSP 块封装 添加, 子， 和 复用器 到动态的 添加订阅 堵塞 |
| 21.4 | 2021.12.30 | 额外 AXI4Stream接收器 和 AXI4Stream发射器 到 流媒体 图书馆 |
| 21.3 | 2021.09.30 | • 添加了 DFT 库 密度泛函理论, 重新排序块， 和 重新排序和重新缩放 块
• 添加了对 Cyclone V 器件的支持 • 添加了对 DSP Builder 内存块的建议读取访问 (RA) 控制 • 添加了简化的背靠背 FFT 模块集 • 增加了独立安装 DSP Builder 的功能，无需安装版本兼容的 Intel Quartus Prime |
| 21.1 | 2021.06.30 | • 添加 有限状态机 块和设计前amp勒。
• 添加了对 MATLAB 版本的支持：R2020b |
| 20.1 | 2020.04.13 | 删除了设备选择器 设备参数 控制板。 |
| 2019.09.01 | 添加了对 Intel Agilex® 设备的支持。 | |
| 19.1 | 2019.04.01 | • 添加了对两种新浮点类型float16_m7 (bfloat) 和float19_m10 的支持。
• 添加了相关延迟功能。 • 添加了 FIFO 缓冲区填充级别报告。 |
| 18.1 | 2018.09.17 | • 添加了HDL 导入。
• 添加了C++ 软件模型。 |
| 18.0 | 2018.05.08 | • 添加了对DSP Builder 设计自动复位最小化的支持。 复位最小化确定设计中需要复位的最小寄存器集，同时保留设计的正确功能。 减少 DSP Builder 重置的寄存器数量可以提高结果质量，即减少面积并增加 Fmax。
• 添加了对位字段的支持 共享内存 堵塞。 这些字段提供了与现有位字段支持类似的功能 注册字段 和 注册输出 块。 • 添加了对HDL 导入的测试版支持，它将VHDL 或Verilog HDL 可综合设计合并到DSP Builder 设计中。 然后，您可以使用 DSP Builder Simulink 组件对导入的设计进行协同仿真。 HDL 导入包括最小的用户界面，但需要一些手动设置。 要使用此功能，您需要 MathWorks HDL Verifier 工具的许可证。 |
| 17.1 | 2017.11.06 | • 添加了超级sample NCO 设计前amp勒。
• 增加了对英特尔Cyclone® 10 和英特尔Stratix® 10 设备的支持。 • 删除了以下实例 信号 堵塞。 • 删除了所见即所得选项 综合信息 堵塞。 |
| 17.0 | 2017.05.05 | • 更名为英特尔
• 已弃用 信号 堵塞 • 添加了高斯和随机数生成器设计 examp莱斯 • 添加了可变大小的超级ampled FFT 设计 example • 添加 混合VFFT 堵塞 • 添加 将军VTwiddle 和 通用多VTwiddle 块 |
| 16.1 | 2016.11.10 | • 为 LTE 参考设计添加了 4 通道 2 天线 DUC 和 DDC
• 添加了 BFU_simple 块 • 创建了标准版和专业版。 Pro支持Arria 10设备； 标准支持所有其他家庭。 • 弃用了 信号 堵塞 • 添加了在 DSP Builder 菜单中设置 Avalon-MM 接口设置的功能 |
| 持续… | ||
| 版本 | 日期 | 描述 |
| 16.0 | 2016.05.02 | • 重新组织的图书馆
• 改进了 MAX 10 设备上的折叠结果 • 添加了新的设计示例amp莱斯： — 高斯随机数生成器 — DUC_4C4T4R 和 DDC_4C4T4R LTE 数字上变频和下变频 • 添加了新的 FFT 修剪策略：prune_to_widths() |
| 15.1 | 2015.11.11 | • 已弃用 运行 Quartus II 和 运行模型模拟 块
• 添加了时钟交叉支持 • 添加了可重新配置的 FIR 滤波器 • 改进的总线接口： — 改进的错误检查和报告 — 提高模拟精度 — 改进的总线从机逻辑实现 — 改进的时钟交叉 • 更改了一些 Avalon-MM 接口 • 添加了新块： — 捕捉价值 — 扇出 — 暂停 — 矢量扇出 • 添加了 IIR：全速率定点和 IIR：全速率浮点演示 • 添加了发送和接收调制解调器参考设计 |
| 15.0 | 2015 年 XNUMX 月 | • 添加了对SystemVerilog 输出的支持
• 添加了外部存储器库 • 添加 外部存储器 堵塞 • 添加了新的 允许在两个端口上写入 参数 双内存 堵塞 • 更改了参数 AvalonMMSlave设置 堵塞 |
| 14.1 | 2014 年 XNUMX 月 | • 添加了对 Arria 10 硬浮点模块的支持
• 添加了 BusStimulus 和 BusStimulusFile读卡器块到内存映射寄存器的设计amp勒。 • 添加了 AvalonMMSlaveSettings 块和 DSP Builder > Avalon 接口 > Avalon-MM 从设备 菜单选项 • 从控制和信号块中删除了总线参数 • 删除了以下设计示例amp莱斯： — 色彩空间转换器（资源共享折叠） — 使用更新系数插值 FIR 滤波器 — 原始 FIR 滤波器（资源共享折叠） — 单-Stage IIR 滤波器（资源共享折叠） — 三秒tage IIR 滤波器（资源共享折叠） • 添加了系统在环支持 • 添加了新块： — 浮点分类器 — 浮点乘法累加 - 在数学块中添加斜边函数 • 添加了设计扩展amp莱斯： — 色彩空间转换器 — 复杂的 FIR — 来自 Primitive Blocks 的 CORDIC — 波峰因数降低 — 折叠杉木 — 可变整数率抽取滤波器 — 向量排序 – 顺序和迭代 |
| 持续… | ||
| 版本 | 日期 | 描述 |
| • 添加了参考设计：
— 波峰因数降低 — 具有可综合测试平台的直接射频 — 动态抽取滤波器 — 可重新配置抽取滤波器 — 可变整数率抽取滤波器 • 删除了资源共享文件夹 • 更新了ALU 文件夹 |
||
| 14.0 | 2014 年 XNUMX 月 | • 增加了对MAX 10 FPGA 的支持。
• 删除了对Cyclone III 和Stratix III 器件的支持 • 改进 DSP Builder 运行 ModelSim 选项，现在允许您为顶层设计或单个子模块运行 ModelSim • 将 HDL 的生成更改为设备级目录（在指定的目标 RTL 目录下）而不是目录层次结构中 • 在总线接口上添加读信号 • 在 FIFO 上添加了清除端口 • 已弃用的 13 个 FFT 块 • 添加了新的设计示例amp莱斯： — 带背压的 Avalon-ST 接口（输入和输出 FIFO 缓冲区） — 带背压的 Avalon-ST 接口（输出 FIFO 缓冲区） — 定点数学函数 — 使用 CORDIC 计算小数平方根 — 标准化器 — 并行 FFT — 并行浮点 FFT — 使用 CORDIC 求平方根 — 可切换 FFT/iFFT — 可变大小定点 FFT — 不带 BitReverseCoreC 模块的可变大小定点 FFT — 可变大小定点 iFFT — 不带 BitReverseCoreC 模块的可变大小定点 iFFT — 可变大小浮点 FFT — 不带 BitReverseCoreC 模块的可变大小浮点 FFT — 可变大小浮点 iFFT — 不带 BitReverseCoreC 模块的可变大小浮点 iFFT • 添加了新块： — 锚定延迟 — 启用延迟线 — 启用反馈延迟 — FFT2P、FFT4P、FFT8P、FFT16P、FFT32P 和 FFT64P — FFT2X、FFT4X、FFT8X、FFT16X、FFT32X 和 FFT64X — FFT2、FFT4、VFFT2 和 VFFT4 — 通用 Multitwiddle 和通用 Twiddle (GeneralMultiTwiddle, GeneralTwiddle) — 混合 FFT (Hybrid_FFT) — 并行流水线 FFT (PFFT_Pipe) - 准备好 |
| 13.1 | 2013 年 XNUMX 月 | • 删除了对以下设备的支持：
— 阿里亚 GX — 旋风 II — 硬拷贝 II、硬拷贝 III 和硬拷贝 IV — Stratix、Stratix II、Stratix GX 和 Stratix II GX • 改进的ALU 折叠流程 • 向数学块添加了新函数。 |
| 持续… | ||
| 版本 | 日期 | 描述 |
| • 向 Const、DualMem 和 LUT 模块添加了 Simulink fi 模块选项
• 添加了新的设计示例amp莱斯： — 精度可调的实时 FFT — 通过更新系数插值 FIR 滤波器 — 延时波束形成器 • 添加了新块： — 锚定延迟 — 多项式 — 旋转角度 — TwiddleROM 和 TwiddleROMF — 变量位反转 — 快速傅里叶变换 |
||
| 13.0 | 2013 年 XNUMX 月 | • 使用新的设备选择器菜单更新了设备块。
• 添加了新的 ModelPrim 模块： — 常量多 — 划分 — 最小最大 — 否定 — 标量积 • 添加了九个新的 FFT 块 • 添加了十个新的 FFT 演示 |
| 12.1 | 2012 年 XNUMX 月 | • 增加了ALU折叠功能
• 添加了增强型精度浮点选项 • 添加了以下新的 ModelPrim 模块： — 添加子 — 添加子融合 — CmpCtrl - 数学 — 最大值和最小值 — 最小最大控制 - 圆形的 — 三角函数 • 添加了以下新的 FFT 块： — 边缘检测（EdgeDetect） — 脉冲分频器（PulseDivider） — 脉冲乘法器（PulseMultiplier） — 带自然输出的位反向 FFT (FFT_BR_Natural) • 添加了以下新的 FIR 设计 examp莱斯： — 超级-sample 抽取 FIR 滤波器 — 超级-samp分数阶 FIR 滤波器 • 添加了交流电机（带 ALU 折叠）设计 ex 的位置、速度和电流控制ample |
相关信息
DSP Builder 高级模块集手册
系统要求
- 适用于英特尔 FPGA 的 DSP Builder 与 MathWorks MATLAB 和 Simulink 工具以及英特尔 Quartus® Prime 软件集成。
- 在安装适用于英特尔 FPGA 的 DSP Builder 之前，请确保您的工作站上至少有一个版本的 MathWorks MATLAB 和 Simulink 工具可用。 您应该使用相同版本的 Intel Quartus Prime 软件和 DSP Builder for Intel FPGA。 适用于英特尔 FPGA 的 DSP Builder 仅支持 64 位版本的 MATLAB。
- 从 v18.0 开始，面向英特尔 FPGA 高级模块集的 DSP Builder 可用于英特尔 Quartus Prime 专业版和英特尔 Quartus Prime 标准版。 DSP Builder for Intel FPGA 标准模块集仅适用于 Intel Quartus Prime 标准版。
表 2. 适用于英特尔 FPGA 的 DSP Builder MATLAB 依赖项
| 版本 | MATLAB 支持的版本 | ||
| DSP Builder 标准模块组 | DSP Builder 高级模块组 | ||
| 英特尔 Quartus Prime 标准版 | 英特尔 Quartus Prime 专业版 | ||
| 22.4 | 无法使用 | R2022a R2021b R2021a R2020b R2020a | |
| 22.3 | 无法使用 | R2022a R2021b R2021a R2020b R2020a | |
| 22.1 | 无法使用 | R2021b R2021a R2020b R2020a R2019b | |
| 21.3 | 无法使用 | R2021a R2020b R2020a R2019b R2019a | |
| 21.1 | 无法使用 | R2020b R2020a R2019b R2019a R2018b | |
| 20.1 | 无法使用 | R2019b R2019a R2018b R2018a R2017b R2017a | |
| 19.3 | 无法使用 | R2019a R2018b R2018a R2017b | |
| 持续… | |||
| 版本 | MATLAB 支持的版本 | ||
| DSP Builder 标准模块组 | DSP Builder 高级模块组 | ||
| 英特尔 Quartus Prime 标准版 | 英特尔 Quartus Prime 专业版 | ||
| R2017a R2016b | |||
| 19.1 | 不支持 | R2013a | R2018b R2018a R2017b R2017a R2016b |
| 18.1 | R2013a | R2013a | R2018a R2017b R2017a R2016b |
| 18.0 | R2013a | R2013a | R2017b R2017a R2016b R2016a R2015b |
| 17.1 | R2013a | R2013a | R2016a R2015b R2015a R2014b R2014a R2013b |
笔记：
适用于英特尔 FPGA 高级模块集的 DSP Builder 使用 Simulink 定点类型进行所有操作，并且需要 Simulink 定点的许可版本。 英特尔还推荐了 DSP System Toolbox 和 Communications System Toolbox，其中一些设计amp莱斯使用。
相关信息
英特尔软件安装和许可。
适用于英特尔® FPGA 的 DSP Builder 发行说明 9
文件/资源
 |
适用于英特尔 FPGA 的英特尔 DSP Builder [pdf] 用户指南 适用于英特尔 FPGA 的 DSP Builder、适用于英特尔 FPGA 的 Builder、英特尔 FPGA、FPGA |