DSP Builder ho an'ny Intel FPGAs
Product Information
Ny vokatra dia antsoina hoe DSP Builder ho an'ny Intel FPGAs. Izy io dia fitaovana rindrambaiko ahafahan'ny mpampiasa mamolavola sy mampihatra algorithm fanodinana famantarana nomerika (DSP) amin'ny Intel FPGA. Ny fitaovana dia manome interface an-tsary izay mitambatra amin'ny The MathWorks MATLAB sy ny fitaovana Simulink, ahafahan'ny mpampiasa mamolavola rafitra DSP amin'ny alàlan'ny fomba fiasa block diagram. Ny fitaovana dia manana dikan-teny samihafa, ary ny kinova farany dia 22.4. Nandalo fanavaozana maromaro ny vokatra, ka ny fanavaozana tsirairay dia mampiditra endri-javatra vaovao, fanamboarana bug ary fanatsarana. Ny tabilao tantaran'ny fanavaozana dia manome famintinana ny fanovana natao tamin'ny dikan-teny tsirairay. Ny vokatra dia manana andiany blockset roa: ny blockset mahazatra sy ny blockset mandroso. Ny blockset mahazatra dia azo alaina ho an'ny Intel Quartus Prime Standard Edition, raha toa kosa ny blockset mandroso dia misy ho an'ny Intel Quartus Prime Pro Edition sy Intel Quartus Prime Standard Edition. Ny vokatra dia manana fepetra takian'ny rafitra izay tsy maintsy fenoina amin'ny fametrahana sy fampiasana araka ny tokony ho izy. Mitaky dikan-teny iray farafahakeliny amin'ny fitaovana MathWorks MATLAB sy Simulink izy io, miaraka amin'ny fanohanana ny dikan-teny 64-bit an'ny MATLAB. Ny kinova rindrambaiko Intel Quartus Prime dia tokony hifanaraka amin'ny dikan'ny DSP Builder ho an'ny Intel FPGA ampiasaina. Ny blockset mandroso dia mampiasa karazana teboka raikitra Simulink ho an'ny asa rehetra ary mitaky dika manana fahazoan-dàlana amin'ny Simulink Fixed Point. Manoro hevitra ny DSP System Toolbox sy ny Communications System Toolbox koa ny Intel ho an'ny fiasa fanampiny.
Torolàlana momba ny fampiasana vokatra
- Ataovy azo antoka fa manana kinova mifanaraka amin'ny fitaovana MathWorks MATLAB sy Simulink napetraka ao amin'ny toeram-piasanao ianao. Ny fitaovana dia tsy manohana afa-tsy dikan-teny 64-bit an'ny MATLAB.
- Ataovy azo antoka fa manana ny kinova mifanaraka amin'ny rindrambaiko Intel Quartus Prime napetraka ianao. Ny dikan-teny dia tokony hifanaraka amin'ny kinova DSP Builder ho an'ny Intel FPGA ampiasainao.
- Sokafy ny DSP Builder ho an'ny Intel FPGA ary sokafy ny interface grafika.
- Mamolavola ny rafitra DSP anao amin'ny alàlan'ny fomba fisakanana omen'ny fitaovana. Ampiasao ireo sakana sy endri-javatra misy mba hanamboarana algorithm tianao.
- Raiso advantage amin'ny karazana teboka raikitra Simulink ho an'ny asa rehetra amin'ny famolavolanao. Ataovy azo antoka fa manana ny fahazoan-dàlana ilaina amin'ny Simulink Fixed Point ianao.
- Raha mila fampiasa fanampiny ianao dia diniho ny fampiasana ny DSP System Toolbox sy ny Communications System Toolbox, izay atolotry ny Intel.
- Rehefa vita ny famolavolanao dia azonao atao ny mamorona ny ilaina files ho an'ny fandaharana Intel FPGA.
Amin'ny fanarahana ireo torolàlana fampiasana ireo dia ho afaka mamolavola sy mampihatra ny algorithm DSP amin'ny Intel FPGA ianao amin'ny fampiasana DSP Builder ho an'ny Intel FPGA.
DSP Builder ho an'ny Intel® FPGAs Release Notes
Fampahafantarana mifandraika
- Toby fahalalana
- Fametrahana sy Fanomezana alalana
Erratum
Errata dia lesoka na lesoka miasa, izay mety hahatonga ny vokatra hivily amin'ny famaritana navoaka. Ny olana momba ny antontan-taratasy dia misy hadisoana, famaritana tsy mazava, na tsy fisian'ny fepetra avoaka ankehitriny na antontan-taratasy momba ny vokatra.
Raha mila fanazavana feno momba ny fahadisoana sy ny dikan-teny voakasik'ilay errata, dia jereo ny pejin'ny Knowledge Base an'ny Intel® website.
Fampahafantarana mifandraika
Toby fahalalana
DSP Builder ho an'ny Intel FPGAs Advanced Blockset Revision History
| Malagasy Bible | Daty | Description |
| 22.4 | 2022.12.12 | Nampiana Matrix Multiply Engine Design Example. |
| 22.3 | 2022.09.30 | • Fahombiazana nohatsaraina:
- DSP Builder izao dia mampiasa ny FP DSP block ho an'ny FP16 sy Bfloat16, boribory tsara, hametraka, zana or AddSub amin'ny fitaovana Intel Agilex - Omena fidirana amin'ny rafitra maivana DSP mavesatra sy DSP ho an'ny log exponential sy voajanahary ao amin'ny DSP Builder blockset. - nohatsaraina ny fampiasana lojika FP FFT ho an'ny endrika FP roa ambany kokoa: FP16 sy FP19. • Fanatsarana ny fampidirana ny DSP Builder amin'ny IP hafa ao amin'ny Platform Designer. - Ny DSP Builder dia tsy manokatra fa mitahiry ireo véctor amin'ny famantarana saro-pady (azo atao) ho toy ny rafitra tokana. - Azonao atao koa ny manendry anjara manokana amin'ny conduit. Ny DSP Builder dia manome ho azy ireo fantsona maromaro miaraka amin'ny anarana tokana amin'ny alàlan'ny fametrahana ny interface miaraka amin'ny anarana modely DSP Builder. • Nohatsaraina ny config default an'ny FFT sakana mba hampihenana ny lesoka rehefa manova ny masontsivana FFT. • Omena safidy hamerenana ny toetry ny anatiny kypreso sakana mandritra ny famerenana mafana. • Nampiana tranomboky misy ny sakana Simulink izay tohanan'ny DSP Builder. |
| 22.2 | 2022.03.30 | Nihena ny isan'ny fanerena anatiny CORDIC sakana mba hampihenana ny fampiasana loharanon-karena sy hampitombo ny fahamarinany. |
| nitohy… | ||
| Malagasy Bible | Daty | Description |
| 22.1 | 2022.06.30 | • Nampiana tatitra momba ny fahatarana amin'ny GPIO block (mitovitovy amin'ny tatitra momba ny latency momba ny Channel IO
blocs). • Nampiana hybride mihemotra VFFT block, izay manohana ny fandefasana angon-drakitra tsy tapaka rehefa miova ny haben'ny FFT nefa tsy mila manindrona ny fantsona FFT. • Fanampiana fanampiny ho an'ny Intel Cyclone 10 LP, Intel MAX 10, Cyclone IV E+GX ao amin'ny DSP Builder Advanced Pro. Tsy maintsy manangona ny RTL novokarina miaraka amin'ny fanontana Intel Quartus Std ianao. • Nanitatra ny rafitra fanaraha-maso ny fidirana amin'ny famakiana SharedMems andian-tsoratra • Fanatsarana ny famonosana sakana DSP amin'ny alalan'ny fanovana hametraka, zana, ary Mux mankany amin'ny dinamika AddSub andian-tsoratra |
| 21.4 | 2021.12.30 | nanampy AXI4StreamReceiver SY AXI4StreamTransmitter ho an'ny nirohotra -BOKIN'NY Vavolombelon'i Jehovah |
| 21.3 | 2021.09.30 | • Nampiana DFT Library miaraka amin'ny DFT, ReorderBlock, ary ReorderAndRescale IORENAN'NY FANATANTERAHANA
• Fanampiana fanampiny ho an'ny fitaovana Cyclone V • Nampiana fanaraha-maso fidirana amin'ny famakiana torohevitra (RA) amin'ny sakana fitadidiana DSP Builder • Nampiana blocset FFT mihemotra • Afaka manampy ny fametrahana ny DSP Builder irery nefa tsy mila fametrahana Intel Quartus Prime mifanaraka amin'ny dikan-teny. |
| 21.1 | 2021.06.30 | • Nampiana Finite State Machine block sy design example.
• Fanampiana fanampiny ho an'ny version MATLAB: R2020b |
| 20.1 | 2020.04.13 | Nesorina tao ny mpifidy fitaovana Paramètre fitaovana tontonana. |
| 2019.09.01 | Fanohanana fanampiny ho an'ny fitaovana Intel Agilex®. | |
| 19.1 | 2019.04.01 | • Fanampiana fanampiny ho an'ny karazana teboka mitsingevana roa vaovao float16_m7 (bfloat) sy float19_m10.
• Nampiana endri-pandaminana miankina. • Nanampy tatitra momba ny famenoana ny fivontosana FIFO. |
| 18.1 | 2018.09.17 | • Nampiana HDL fanafarana.
• Nampiana modely rindrambaiko C++. |
| 18.0 | 2018.05.08 | • Fanampiana fanampiny ho an'ny fanamafisam-peo mandeha ho azy ny famolavolana DSP Builder. Ny fanamafisam-peo amin'ny Reset dia mamaritra ny fitambaran'ny rejisitra kely indrindra amin'ny endrika iray izay mitaky famerenana, ary mitazona ny fiasa marina amin'ny endrika. Ny fampihenana ny isan'ny rejisitra averin'ny DSP Builder dia mety hanome vokatra tsara kokoa, izany hoe mihena ny faritra ary mampitombo ny Fmax.
• Fanampiana fanampiny ho an'ny saha kely amin'ny SharedMem sakana. Ireo sehatra ireo dia manome fiasa mitovy amin'ny fanohanan'ny saha bit efa misy ao amin'ny RegField SY RegOut sakana. • Fanohanana beta fanampiny ho an'ny fanafarana HDL, izay mampiditra ny VHDL na Verilog HDL synthesizable endrika ho endrika DSP Builder. Azonao atao ny mampifanaraka ny endrika nafarana miaraka amin'ny singa DSP Builder Simulink. Ny fanafarana HDL dia misy interface tsara mpampiasa kely indrindra, saingy mila fanamboarana tanana. Mba hampiasana an'io endri-javatra io dia mila fahazoan-dàlana ho an'ny fitaovana MathWorks HDL Verifier ianao. |
| 17.1 | 2017.11.06 | • Nampiana super-sample NCO design example.
• Fanohanana fanampiny ho an'ny fitaovana Intel Cyclone® 10 sy Intel Stratix® 10. • nesorina ohatra ny famantarana sakana. • Voafafa ny safidy WYSIWYG amin'ny SynthesisInfo sakana. |
| 17.0 | 2017.05.05 | • Naverina anarana hoe Intel
• Tsy ampiasaina intsony famantarana andian-tsoratra • Nampiana Gaussian sy Random Number Generator design exampl' • Nampiana supers habe miovaovaampnitarika FFT design example • Nampiana HybridVFFT andian-tsoratra • Nampiana GeneralVTwiddle SY GeneralMultVTwiddle IORENAN'NY FANATANTERAHANA |
| 16.1 | 2016.11.10 | • Nampiana 4-channel 2-antenna DUC sy DDC ho an'ny LTE reference design
• Nanampy BFU_simple block • Namorona fanontana Standard sy Pro. Pro dia manohana ny fitaovana Arria 10; Ny Standard dia manohana ny fianakaviana hafa rehetra. • Nofoanana ny famantarana andian-tsoratra • Fampiasa fanampiny ho an'ny fametrahana ny fikandran'ny interface Avalon-MM ao amin'ny menu DSP Builder |
| nitohy… | ||
| Malagasy Bible | Daty | Description |
| 16.0 | 2016.05.02 | • Tranomboky narindra
• Vokatra miforitra nohatsaraina amin'ny fitaovana MAX 10 • Nampiana endrika vaovao talohaamples: — Mpamorona isa kisendrasendra Gaussian - DUC_4C4T4R sy DDC_4C4T4R LTE digital-up sy down-conversion • Nampiana paikady fanetezana FFT vaovao: prune_to_widths() |
| 15.1 | 2015.11.11 | • Tsy ampiasaina intsony Run Quartus II SY Run Modelsim IORENAN'NY FANATANTERAHANA
• Fanampiana fiampitana famantaranandro • Nampiana sivana FIR azo amboarina • Nohatsaraina ny fifandraisan'ny fiara fitateram-bahoaka: - Fanatsarana ny fanamarinana sy ny tatitra lesoka - Fanatsarana ny fahamarinan'ny simulation - Fanatsarana ny fampiharana lojika andevo bus - Nohatsaraina ny fiampitana famantaranandro • Nanova ny interface Avalon-MM sasany • Nanampy sakana vaovao: — Capture Soatoavina — Fanout — Miato — Vectorfanout • Nampiana IIR: teboka raikitra amin'ny sarany feno ary IIR: fihetsiketsehana mitsinkafona feno • Nampiana fampitaovana sy fandraisana ny endrika fanondroana modem |
| 15.0 | Mey 2015 | • Fanampiana fanampiny ho an'ny vokatra SystemVerilog
• Nampiana trano famakiam-boky fitadidiana ivelany • Nampiana Fahatsiarovana ivelany andian-tsoratra • Nampiana vaovao Avelao ny fanoratana amin'ny seranana roa Parameter ho DualMem andian-tsoratra • Nanova ny mari-pamantarana mandeha AvalonMMSlaveSettings andian-tsoratra |
| 14.1 | Desambra 2014 | • Fanampiana fanampiny ho an'ny Arria 10 hard-floating-point blocks
• Nampiana BusStimulus sy BusStimulusFileSakan'ny mpamaky mankany amin'ny rejistra misy sarintany misy fahatsiarovana example. • Added AvalonMMSlaveSettings block sy DSP Builder> Avalon Interfaces> Avalon-MM andevo safidy menu • Nesorina ny masontsivana fiara fitateram-bahoaka tamin'ny sakana Fanaraha-maso sy famantarana • Nesorina ity endrika manaraka ity examples: — Loko Space Converter (Fizarana loharanon-karena) - Fampidirana ny sivana FIR miaraka amin'ny Coefficient Fanavaozana - Sivana FIR voalohany (Fizarana loharanon-karena) — Single-Stage IIR Filter (Fizarana loharanon-karena) - Telo-stage IIR Filter (Fizarana loharanon-karena) • Fanampiana rafitra-in-the-loop • Nanampy sakana vaovao: - Fanasokajiana teboka mitsingevana - Miangona ny teboka mitsingevana - Nampiana fiasa hypotenuse amin'ny sakana matematika • Nampiana endrika examples: - Loko toerana mpanova - FIR complex - CORDIC avy amin'ny Primitive Blocks - Ny fihenan'ny crest factor - Aforitra FIR - Sivana fanivanana ny tahan'ny integer miovaova - Vector sort - misesy sy miverimberina |
| nitohy… | ||
| Malagasy Bible | Daty | Description |
| • Fanampiana endrika fanondroana:
- Ny fihenan'ny crest factor - Direct RF miaraka amin'ny Synthesizable Testbench - Sivana fanapotehana mavitrika - Sivana fanivanana azo amboarina - Sivana fanivanana ny tahan'ny integer miovaova • Nesorina ny lahatahiry fizarana loharanon-karena • lahatahiry ALU nohavaozina |
||
| 14.0 | Jona 2014 | • Fanampiana fanampiny ho an'ny MAX 10 FPGAs.
• Nesorina ny fanohanana ireo fitaovana rivodoza III sy Stratix III • Nihatsara DSP Builder Run ModelSim safidy, izay ahafahanao mampandeha ny ModelSim ho an'ny endrika ambony indrindra na submodules tsirairay • Nanova ny famokarana HDL ho any amin'ny lahatahiry haavon'ny fitaovana (eo ambanin'ny lahatahiry RTL kendrena voatondro) fa tsy ao amin'ny ambaratongan'ny lahatahiry • Nampiana famantarana vakiana eo amin'ny interface bus • Nampiana seranan-tsambo mazava amin'ny FIFO • bloc FFT 13 efa lany andro • Nampiana endrika vaovao talohaamples: - Avalon-ST Interface (Input sy Output FIFO Buffer) miaraka amin'ny Backpressure - Avalon-ST Interface (Output FIFO Buffer) miaraka amin'ny Backpressure - Fampiasa matematika raikitra - Fakan-tsarimihetsika fractional mampiasa CORDIC - Normalizer - FFT parallèle - FFT mitsingevana parallèle - Fakan'ny efamira mampiasa CORDIC - FFT/iFFT azo afindra — FFT voafaritra habe miovaova — FFT voafaritra habe miovaova tsy misy sakana BitReverseCoreC — Habe miovaova iFFT - Habe miovaova iFFT tsy misy BitReverseCoreC Block - FFT FFT amin'ny habe mitsinkafona — FFT FFT Floating-Habe miovaova tsy misy sakana BitReverseCoreC — Variable-Size Floating-Point iFFT — Variable-Size Floating-Point iFFT tsy misy BitReverseCoreC Block • Nanampy sakana vaovao: - Fahataran'ny vatofantsika - Enabled Delay Line - Fanemorana ny fanehoan-kevitra — FFT2P, FFT4P, FFT8P, FFT16P, FFT32P, ary FFT64P — FFT2X, FFT4X, FFT8X, FFT16X, FFT32X ary FFT64X — FFT2, FFT4, VFFT2, ary VFFT4 - General Multitwiddle sy General Twiddle (GeneralMultiTwiddle, GeneralTwiddle) - Hybrid FFT (Hybrid_FFT) - FFT Parallèle Pipelined (PFFT_Pipe) — Vonona |
| 13.1 | Novambra 2013 | • Nesorina ny fanohanana ireto fitaovana manaraka ireto:
— Ary GX - Cyclone II - HardCopy II, HardCopy III ary HardCopy IV - Stratix, Stratix II, Stratix GX, ary Stratix II GX • Nohatsaraina ny ALU miforitra • Nanampy fiasa vaovao amin'ny sakana Math. |
| nitohy… | ||
| Malagasy Bible | Daty | Description |
| • Nampiana safidy sakana Simulink fi amin'ny sakana Const, DualMem ary LUT
• Nampiana endrika vaovao talohaamples: - FFT amin'ny fotoana tena marina miovaova - Mampifandray ny sivana FIR miaraka amin'ny coefficient fanavaozana - Beamformer fanemorana ny fotoana • Nanampy sakana vaovao: - Fahataran'ny vatofantsika - Polynomial - TwiddleAngle - TwiddleROM sy TwiddleROMF - VariableBitReverse — VFFT |
||
| 13.0 | Mey 2013 | • Nohavaozina ny sakana fitaovana miaraka amin'ny menio Mpifidy fitaovana vaovao.
• Nanampy sakana ModelPrim vaovao: - Const Mult — Zarazarao — MinMax - Negate - vokatra Scalar • Nanampy sakana FFT sivy vaovao • Nampiana fihetsiketsehana FFT folo vaovao |
| 12.1 | Novambra 2012 | • Nampiana endri-javatra miforitra ALU
• Safidy mitsingevana mazava tsara kokoa • Nanampy ireto sakana ModelPrim vaovao manaraka ireto: - AddSub - AddSubFused - CmpCtrl — Matematika - Maximum sy Minimum — MinMaxCtrl — Boribory — Trig • Nampiana ireto sakana FFT vaovao manaraka ireto: - Famantarana ny sisiny (EdgeDetect) - Mpizara Pulse (PulseDivider) - Fampitomboana Pulse (PulseMultiplier) — Bit-Reverse FFT miaraka amin'ny vokatra voajanahary (FFT_BR_Natural) • Nampiana ireto endrika FIR vaovao manaraka iretoamples: - Super-sample decimating FIR sivana - Super-sample fractional FIR sivana • Nampiana ny toerana, ny hafainganam-pandeha, ary ny fanaraha-maso ankehitriny ho an'ny motera AC (miaraka amin'ny ALU miforitra) example |
Fampahafantarana mifandraika
DSP Builder Advanced Blockset Handbook
System Requirements
- DSP Builder for Intel FPGAs dia mitambatra amin'ny fitaovana MathWorks MATLAB sy Simulink ary miaraka amin'ny rindrambaiko Intel Quartus® Prime.
- Ataovy azo antoka fa misy dikan-teny iray farafahakeliny amin'ny fitaovana MathWorks MATLAB sy Simulink ao amin'ny toeram-piasanao alohan'ny hametrahanao ny DSP Builder ho an'ny Intel FPGA. Tokony hampiasa ny dikan-teny mitovy amin'ny rindrambaiko Intel Quartus Prime sy DSP Builder ho an'ny Intel FPGAs ianao. DSP Builder ho an'ny Intel FPGAs dia tsy manohana afa-tsy dikan-teny 64-bit an'ny MATLAB.
- Avy amin'ny v18.0, DSP Builder for Intel FPGAs advanced blockset dia azo alaina ho an'ny Intel Quartus Prime Pro Edition sy Intel Quartus Prime Standard Edition. DSP Builder for Intel FPGAs standard blockset dia tsy misy afa-tsy amin'ny Intel Quartus Prime Standard Edition.
Tabilao 2. Mpamorona DSP ho an'ny Intel FPGAs MATLAB Dependencies
| Malagasy Bible | MATLAB Supported Versions | ||
| DSP Builder Standard Blockset | DSP Builder Advanced Blockset | ||
| Intel Quartus Prime Standard Edition | Intel Quartus Prime Pro Edition | ||
| 22.4 | Tsy misy | R2022a R2021b R2021a R2020b R2020a | |
| 22.3 | Tsy misy | R2022a R2021b R2021a R2020b R2020a | |
| 22.1 | Tsy misy | R2021b R2021a R2020b R2020a R2019b | |
| 21.3 | Tsy misy | R2021a R2020b R2020a R2019b R2019a | |
| 21.1 | Tsy misy | R2020b R2020a R2019b R2019a R2018b | |
| 20.1 | Tsy misy | R2019b R2019a R2018b R2018a R2017b R2017a | |
| 19.3 | Tsy misy | R2019a R2018b R2018a R2017b | |
| nitohy… | |||
| Malagasy Bible | MATLAB Supported Versions | ||
| DSP Builder Standard Blockset | DSP Builder Advanced Blockset | ||
| Intel Quartus Prime Standard Edition | Intel Quartus Prime Pro Edition | ||
| R2017a R2016b | |||
| 19.1 | Tsy tohana | R2013a | R2018b R2018a R2017b R2017a R2016b |
| 18.1 | R2013a | R2013a | R2018a R2017b R2017a R2016b |
| 18.0 | R2013a | R2013a | R2017b R2017a R2016b R2016a R2015b |
| 17.1 | R2013a | R2013a | R2016a R2015b R2015a R2014b R2014a R2013b |
Fanamarihana:
Ny DSP Builder ho an'ny Intel FPGAs advanced blockset dia mampiasa karazana teboka raikitra Simulink ho an'ny asa rehetra ary mitaky dika manana lisansa an'ny Simulink Fixed Point. Manoro hevitra ihany koa i Intel ny DSP System Toolbox sy ny Communications System Toolbox, izay novolavolain'ny sasanyamples use.
Fampahafantarana mifandraika
Intel Software Installation and Licensing.
DSP Builder ho an'ny Intel® FPGAs naoty famoahana 9
Documents / Loharano
 |
Intel DSP Builder ho an'ny Intel FPGAs [pdf] Torolàlana ho an'ny mpampiasa DSP Builder ho an'ny Intel FPGAs, Mpamorona ho an'ny Intel FPGAs, Intel FPGAs, FPGAs |