DSP Builder សម្រាប់ Intel FPGAs
ព័ត៌មានអំពីផលិតផល
ផលិតផលនេះត្រូវបានគេហៅថា DSP Builder សម្រាប់ Intel FPGAs ។ វាគឺជាឧបករណ៍សូហ្វវែរដែលអនុញ្ញាតឱ្យអ្នកប្រើប្រាស់រចនា និងអនុវត្តក្បួនដោះស្រាយដំណើរការសញ្ញាឌីជីថល (DSP) នៅលើ Intel FPGAs ។ ឧបករណ៍នេះផ្តល់នូវចំណុចប្រទាក់ក្រាហ្វិកដែលរួមបញ្ចូលជាមួយឧបករណ៍ MathWorks MATLAB និង Simulink ដែលអនុញ្ញាតឱ្យអ្នកប្រើប្រាស់រចនាប្រព័ន្ធ DSP ដោយប្រើវិធីសាស្រ្តដ្យាក្រាមប្លុក។ ឧបករណ៍នេះមានកំណែផ្សេងៗគ្នា ដោយកំណែចុងក្រោយបំផុតគឺ 22.4។ ផលិតផលនេះបានឆ្លងកាត់ការកែប្រែជាច្រើន ដោយមានការកែប្រែនីមួយៗបង្ហាញពីមុខងារថ្មីៗ ការកែបញ្ហា និងការកែលម្អ។ តារាងប្រវត្តិសាស្រ្តកែប្រែផ្តល់នូវសេចក្តីសង្ខេបនៃការផ្លាស់ប្តូរដែលបានធ្វើនៅក្នុងកំណែនីមួយៗ។ ផលិតផលមានការបោះពុម្ពប្លុកចំនួនពីរ៖ បណ្តុំស្តង់ដារ និងប្លុកកម្រិតខ្ពស់។ បណ្តុំស្តង់ដារមានសម្រាប់ Intel Quartus Prime Standard Edition ខណៈពេលដែលប្លុកកម្រិតខ្ពស់មានសម្រាប់ទាំង Intel Quartus Prime Pro Edition និង Intel Quartus Prime Standard Edition ។ ផលិតផលមានតម្រូវការប្រព័ន្ធដែលចាំបាច់ត្រូវបំពេញសម្រាប់ការដំឡើង និងការប្រើប្រាស់ត្រឹមត្រូវ។ វាទាមទារយ៉ាងហោចណាស់កំណែមួយនៃឧបករណ៍ MathWorks MATLAB និង Simulink ដោយមានការគាំទ្រសម្រាប់កំណែ 64 ប៊ីតនៃ MATLAB ។ កំណែកម្មវិធី Intel Quartus Prime គួរតែត្រូវគ្នានឹងកំណែរបស់ DSP Builder សម្រាប់ Intel FPGAs ដែលកំពុងត្រូវបានប្រើប្រាស់។ សំណុំប្លុកកម្រិតខ្ពស់ប្រើប្រភេទចំណុចថេរ Simulink សម្រាប់ប្រតិបត្តិការទាំងអស់ និងតម្រូវឱ្យមានកំណែដែលមានអាជ្ញាប័ណ្ណនៃ Simulink Fixed Point ។ Intel ក៏ណែនាំប្រអប់ឧបករណ៍ប្រព័ន្ធ DSP និងប្រអប់ឧបករណ៍ប្រព័ន្ធទំនាក់ទំនងសម្រាប់មុខងារបន្ថែម។
ការណែនាំអំពីការប្រើប្រាស់ផលិតផល
- ត្រូវប្រាកដថាអ្នកមានកំណែដែលត្រូវគ្នានៃឧបករណ៍ MathWorks MATLAB និង Simulink ដែលបានដំឡើងនៅលើស្ថានីយការងាររបស់អ្នក។ ឧបករណ៍នេះគាំទ្រតែកំណែ 64 ប៊ីតនៃ MATLAB ប៉ុណ្ណោះ។
- ត្រូវប្រាកដថាអ្នកមានកំណែសមរម្យនៃកម្មវិធី Intel Quartus Prime ត្រូវបានដំឡើង។ កំណែគួរតែត្រូវគ្នានឹងកំណែរបស់ DSP Builder សម្រាប់ Intel FPGAs ដែលអ្នកកំពុងប្រើ។
- បើកដំណើរការ DSP Builder សម្រាប់ Intel FPGAs ហើយបើកចំណុចប្រទាក់ក្រាហ្វិក។
- រចនាប្រព័ន្ធ DSP របស់អ្នកដោយប្រើវិធីសាស្រ្តដ្យាក្រាមប្លុកដែលផ្តល់ដោយឧបករណ៍។ ប្រើប្លុក និងលក្ខណៈពិសេសដែលមានដើម្បីសាងសង់ក្បួនដោះស្រាយដែលអ្នកចង់បាន។
- យក advantage នៃប្រភេទចំណុចថេរ Simulink សម្រាប់ប្រតិបត្តិការទាំងអស់នៅក្នុងការរចនារបស់អ្នក។ ត្រូវប្រាកដថាអ្នកមានអាជ្ញាប័ណ្ណចាំបាច់សម្រាប់ Simulink Fixed Point ។
- ប្រសិនបើអ្នកត្រូវការមុខងារបន្ថែម សូមពិចារណាប្រើប្រអប់ឧបករណ៍ប្រព័ន្ធ DSP និងប្រអប់ឧបករណ៍ប្រព័ន្ធទំនាក់ទំនង ដែលត្រូវបានណែនាំដោយ Intel ។
- នៅពេលដែលការរចនារបស់អ្នកត្រូវបានបញ្ចប់ អ្នកអាចបង្កើតចាំបាច់ files សម្រាប់សរសេរកម្មវិធី Intel FPGA ។
ដោយធ្វើតាមការណែនាំអំពីការប្រើប្រាស់ទាំងនេះ អ្នកនឹងអាចរចនា និងអនុវត្តក្បួនដោះស្រាយ DSP ប្រកបដោយប្រសិទ្ធភាពនៅលើ Intel FPGAs ដោយប្រើ DSP Builder សម្រាប់ Intel FPGAs ។
DSP Builder សម្រាប់ Intel® FPGAs Release Notes
ព័ត៌មានពាក់ព័ន្ធ
- មូលដ្ឋានចំណេះដឹង
- ការដំឡើងកម្មវិធី និងអាជ្ញាប័ណ្ណ
អេរិតាតា
Errata គឺជាបញ្ហាមុខងារ ឬកំហុសឆ្គង ដែលអាចធ្វើឱ្យផលិតផលខុសពីលក្ខណៈបច្ចេកទេសដែលបានបោះពុម្ពផ្សាយ។ បញ្ហាឯកសាររួមមានកំហុស ការពិពណ៌នាមិនច្បាស់លាស់ ឬការធ្វេសប្រហែសពីលក្ខណៈបច្ចេកទេសដែលបានបោះពុម្ពផ្សាយបច្ចុប្បន្ន ឬឯកសារផលិតផល។
សម្រាប់ព័ត៌មានពេញលេញអំពី errata និងកំណែដែលរងផលប៉ះពាល់ដោយ errata សូមមើលទំព័រមូលដ្ឋានចំណេះដឹងរបស់ Intel® webគេហទំព័រ។
ព័ត៌មានពាក់ព័ន្ធ
មូលដ្ឋានចំណេះដឹង
DSP Builder សម្រាប់ Intel FPGAs Advanced Blockset Revision History
| កំណែ | កាលបរិច្ឆេទ | ការពិពណ៌នា |
| 22.4 | 2022.12.12 | បានបន្ថែមការរចនាម៉ាទ្រីស Multiply Engine Exampលេ |
| 22.3 | 2022.09.30 | • ដំណើរការប្រសើរឡើង៖
- DSP Builder ឥឡូវនេះប្រើប្លុក FP DSP សម្រាប់ FP16 និង Bfloat16 ដែលបង្គត់ត្រឹមត្រូវ បន្ថែម, អនុ or AddSub នៅលើឧបករណ៍ Intel Agilex - បានផ្តល់ការចូលប្រើស្ថាបត្យកម្មពន្លឺ DSP ធ្ងន់ និង DSP សម្រាប់កំណត់ហេតុអិចស្ប៉ូណង់ស្យែល និងធម្មជាតិនៅក្នុងប្លុក DSP Builder ។ - ធ្វើឱ្យប្រសើរឡើងនូវការប្រើប្រាស់តក្កវិជ្ជា FP FFT សម្រាប់ទម្រង់ FP ពីរដែលមានភាពជាក់លាក់ទាប៖ FP16 និង FP19 ។ • ការធ្វើសមាហរណកម្មកាន់តែប្រសើរឡើងនៃការរចនា DSP Builder ជាមួយ IP ផ្សេងទៀតនៅក្នុងកម្មវិធីរចនាវេទិកា។ - DSP Builder មិនបង្ហាញទេ ប៉ុន្តែរក្សាវ៉ិចទ័រនៃសញ្ញាស្មុគស្មាញ (ជាជម្រើស) ជាអង្គភាពបំពង់តែមួយ។ - អ្នកក៏អាចកំណត់តួនាទីផ្ទាល់ខ្លួនទៅបំពង់។ DSP Builder កំណត់ដោយស្វ័យប្រវត្តិនូវ conduits ជាច្រើនដែលមានឈ្មោះតែមួយគត់ដោយដាក់បុព្វបទចំណុចប្រទាក់ជាមួយនឹងឈ្មោះម៉ូដែល DSP Builder ។ • ធ្វើឱ្យប្រសើរឡើងនូវការកំណត់លំនាំដើមនៃ FFT ប្លុកដើម្បីកាត់បន្ថយកំហុសនៅពេលផ្លាស់ប្តូរប៉ារ៉ាម៉ែត្រ FFT ។ •បានផ្តល់ជម្រើសដើម្បីកំណត់ស្ថានភាពផ្ទៃក្នុងឡើងវិញ FIR ទប់ស្កាត់កំឡុងពេលកំណត់ឡើងវិញក្តៅ។ • បានបន្ថែមបណ្ណាល័យដែលមានប្លុក Simulink ដែល DSP Builder រចនាគាំទ្រ។ |
| 22.2 | 2022.03.30 | កាត់បន្ថយការរាប់ឡើងវិញផ្ទៃក្នុង CORDIC ទប់ស្កាត់ដើម្បីកាត់បន្ថយការប្រើប្រាស់ធនធាន និងបង្កើនភាពត្រឹមត្រូវ។ |
| បន្ត… | ||
| កំណែ | កាលបរិច្ឆេទ | ការពិពណ៌នា |
| 22.1 | 2022.06.30 | • បន្ថែមការរាយការណ៍ភាពយឺតយ៉ាវទៅ GPIO ប្លុក (ស្រដៀងទៅនឹងការរាយការណ៍ភាពយឺតយ៉ាវនៅលើ ឆានែល IO
ប្លុក) ។ • បានបន្ថែមកូនកាត់ពីក្រោយទៅខាងក្រោយ VFFT ប្លុក ដែលគាំទ្រការផ្សាយបន្តនៃទិន្នន័យនៅពេលដែលទំហំ FFT ផ្លាស់ប្តូរដោយមិនចាំបាច់បង្ហូរបំពង់ FFT ។ • បានបន្ថែមការគាំទ្រសម្រាប់ Intel Cyclone 10 LP, Intel MAX 10, Cyclone IV E+GX នៅក្នុង DSP Builder Advanced Pro។ អ្នកត្រូវតែចងក្រង RTL ដែលបានបង្កើតជាមួយនឹងការបោះពុម្ព Intel Quartus Std ។ • ពង្រីកយន្តការគ្រប់គ្រងការចូលអានទៅ SharedMems ប្លុក • ការវេចខ្ចប់ប្លុក DSP ប្រសើរឡើងដោយការបំប្លែង បន្ថែម, អនុ, និង មីច ទៅជាថាមវន្ត AddSub ប្លុក |
| 21.4 | 2021.12.30 | បន្ថែម AXI4StreamReceiver និង AXI4Stream Transmitter ទៅ ស្ទ្រីម បណ្ណាល័យ |
| 21.3 | 2021.09.30 | • បានបន្ថែមបណ្ណាល័យ DFT ជាមួយ DFT, ប្លុកឡើងវិញ, និង តម្រៀបឡើងវិញ និងធ្វើមាត្រដ្ឋានឡើងវិញ ប្លុក
• បានបន្ថែមការគាំទ្រសម្រាប់ឧបករណ៍ Cyclone V • បន្ថែមការត្រួតពិនិត្យការចូលប្រើការអានការណែនាំ (RA) ទៅប្លុកអង្គចងចាំ DSP Builder • បានបន្ថែមសំណុំប្លុក FFT ត្រឡប់ទៅខាងក្រោយដ៏សាមញ្ញមួយ។ • សមត្ថភាពបន្ថែមក្នុងការដំឡើង DSP Builder ឯករាជ្យដោយមិនចាំបាច់ទាមទារការដំឡើង Intel Quartus Prime ដែលត្រូវនឹងកំណែ |
| 21.1 | 2021.06.30 | • បន្ថែម ម៉ាស៊ីន Finite State ប្លុក និងការរចនា ឧampលេ
• បានបន្ថែមការគាំទ្រសម្រាប់កំណែ MATLAB៖ R2020b |
| 20.1 | 2020.04.13 | បានដកឧបករណ៍ជ្រើសរើសចូល ប៉ារ៉ាម៉ែត្រឧបករណ៍ បន្ទះ។ |
| 2019.09.01 | បានបន្ថែមការគាំទ្រសម្រាប់ឧបករណ៍ Intel Agilex®។ | |
| 19.1 | 2019.04.01 | • បានបន្ថែមការគាំទ្រសម្រាប់ប្រភេទចំណុចអណ្តែតទឹកថ្មីពីរប្រភេទ float16_m7 (bfloat) និង float19_m10 ។
• បន្ថែមមុខងារ latency អាស្រ័យ។ • បានបន្ថែមការរាយការណ៍កម្រិតនៃការបំពេញសតិបណ្ដោះអាសន្ន FIFO ។ |
| 18.1 | 2018.09.17 | • បន្ថែមការនាំចូល HDL ។
• បានបន្ថែមម៉ូដែលកម្មវិធី C++ ។ |
| 18.0 | 2018.05.08 | • បន្ថែមការគាំទ្រសម្រាប់ការកំណត់ឡើងវិញដោយស្វ័យប្រវត្តិនៃការរចនា DSP Builder អប្បបរមា។ ការបង្រួមអប្បបរមាកំណត់ឡើងវិញកំណត់សំណុំអប្បបរមានៃការចុះឈ្មោះនៅក្នុងការរចនាដែលទាមទារការកំណត់ឡើងវិញ ខណៈពេលដែលរក្សាមុខងារត្រឹមត្រូវនៃការរចនា។ ការកាត់បន្ថយចំនួនចុះឈ្មោះដែល DSP Builder កំណត់ឡើងវិញអាចផ្តល់នូវគុណភាពនៃលទ្ធផលដែលប្រសើរឡើង ពោលគឺកាត់បន្ថយតំបន់ និងបង្កើន Fmax ។
•បានបន្ថែមការគាំទ្រសម្រាប់វាលប៊ីតទៅ SharedMem ប្លុក។ វាលទាំងនេះផ្តល់នូវមុខងារស្រដៀងគ្នាទៅនឹងការគាំទ្រវាលប៊ីតដែលមានស្រាប់នៅក្នុង RegField និង RegOut ប្លុក។ • បានបន្ថែមការគាំទ្របេតាសម្រាប់ការនាំចូល HDL ដែលរួមបញ្ចូលការរចនាដែលអាចសំយោគបាន VHDL ឬ Verilog HDL ទៅក្នុងការរចនា DSP Builder ។ បន្ទាប់មកអ្នកអាចរួមបញ្ចូលការរចនាដែលបាននាំចូលជាមួយនឹងសមាសធាតុ DSP Builder Simulink ។ ការនាំចូល HDL រួមបញ្ចូលចំណុចប្រទាក់អ្នកប្រើតិចតួច ប៉ុន្តែទាមទារការដំឡើងដោយដៃមួយចំនួន។ ដើម្បីប្រើមុខងារនេះ អ្នកទាមទារអាជ្ញាប័ណ្ណសម្រាប់ឧបករណ៍ផ្ទៀងផ្ទាត់ MathWorks HDL ។ |
| 17.1 | 2017.11.06 | • បន្ថែម super-sample NCO design exampលេ
• បានបន្ថែមការគាំទ្រសម្រាប់ឧបករណ៍ Intel Cyclone® 10 និង Intel Stratix® 10។ • បានដកឧទាហរណ៍នៃ សញ្ញា ប្លុក។ •បានលុបជម្រើស WYSIWYG បើក ព័ត៌មានសំយោគ ប្លុក។ |
| 17.0 | 2017.05.05 | • ប្តូរឈ្មោះជា Intel
• បដិសេធ សញ្ញា ប្លុក • បានបន្ថែមការរចនា Gaussian និង Random Number Generator examples • បានបន្ថែមអថេរទំហំធំampដឹកនាំ FFT design example • បន្ថែម HybridVFFT ប្លុក • បន្ថែម ទូទៅVTwiddle និង ទូទៅMultVTwiddle ប្លុក |
| 16.1 | 2016.11.10 | • បានបន្ថែម 4-channel 2-antenna DUC និង DDC សម្រាប់ការរចនាយោង LTE
• បានបន្ថែមប្លុក BFU_simple • បានបង្កើតស្តង់ដារ និងកំណែគាំទ្រ។ Pro គាំទ្រឧបករណ៍ Arria 10; ស្តង់ដារគាំទ្រគ្រួសារផ្សេងទៀតទាំងអស់។ • បដិសេធ សញ្ញា ប្លុក • មុខងារបន្ថែមសម្រាប់កំណត់ការកំណត់ចំណុចប្រទាក់ Avalon-MM នៅក្នុងម៉ឺនុយ DSP Builder |
| បន្ត… | ||
| កំណែ | កាលបរិច្ឆេទ | ការពិពណ៌នា |
| 16.0 | 2016.05.02 | • រៀបចំបណ្ណាល័យឡើងវិញ
• ធ្វើអោយប្រសើរឡើងនូវលទ្ធផលបត់នៅលើឧបករណ៍ MAX 10 • បានបន្ថែមការរចនាថ្មី ឧamples: - ម៉ាស៊ីនបង្កើតលេខចៃដន្យ Gaussian - DUC_4C4T4R និង DDC_4C4T4R LTE ឌីជីថលឡើងលើ និងចុះក្រោម • បានបន្ថែមយុទ្ធសាស្ត្រកាត់ចេញ FFT ថ្មី៖ prune_to_widths() |
| 15.1 | 2015.11.11 | • បដិសេធ ដំណើរការ Quartus II និង ដំណើរការ Modelsim ប្លុក
• បានបន្ថែមការគាំទ្រការឆ្លងកាត់នាឡិកា • បានបន្ថែមតម្រង FIR ដែលអាចកំណត់រចនាសម្ព័ន្ធឡើងវិញបាន។ • ចំណុចប្រទាក់ឡានក្រុងប្រសើរឡើង៖ - កែលម្អការត្រួតពិនិត្យ និងរាយការណ៍កំហុស - ធ្វើឱ្យប្រសើរឡើងនូវភាពត្រឹមត្រូវនៃការក្លែងធ្វើ - ការកែលម្អការអនុវត្តតក្កវិជ្ជាទាសករឡានក្រុង - ធ្វើឱ្យប្រសើរឡើងនូវការឆ្លងកាត់នាឡិកា • បានផ្លាស់ប្តូរចំណុចប្រទាក់ Avalon-MM មួយចំនួន • បានបន្ថែមប្លុកថ្មី៖ — ចាប់យកតម្លៃ — អ្នកគាំទ្រ — ផ្អាក — Vectorfanout • បានបន្ថែម IIR៖ ពិន្ទុថេរពេញអត្រា និង IIR៖ ការបង្ហាញចំណុចអណ្តែតលើអត្រាពេញ • បន្ថែមការបញ្ជូន និងទទួលការរចនាយោងម៉ូដឹម |
| 15.0 | ឧសភា 2015 | • បានបន្ថែមការគាំទ្រសម្រាប់លទ្ធផល SystemVerilog
• បន្ថែមបណ្ណាល័យការចងចាំខាងក្រៅ • បន្ថែម អង្គចងចាំខាងក្រៅ ប្លុក • បានបន្ថែមថ្មី។ អនុញ្ញាតឱ្យសរសេរនៅលើច្រកទាំងពីរ ប៉ារ៉ាម៉ែត្រទៅ DualMem ប្លុក • បើកប៉ារ៉ាម៉ែត្រផ្លាស់ប្តូរ ការកំណត់ AvalonMMSlave ប្លុក |
| 14.1 | ខែធ្នូ ឆ្នាំ 2014 | • បានបន្ថែមការគាំទ្រសម្រាប់ Arria 10 hard-floating-point blocks
• បន្ថែម BusStimulus និង BusStimulusFileប្លុកអ្នកអានទៅនឹងការចុះឈ្មោះដែលបានគូសផែនទីដោយការចងចាំ ឧampលេ • បានបន្ថែមប្លុក AvalonMMSlaveSettings និង អ្នកបង្កើត DSP > ចំណុចប្រទាក់ Avalon > Avalon-MM slave ជម្រើសម៉ឺនុយ • បានលុបប៉ារ៉ាម៉ែត្រឡានក្រុងចេញពីប្លុកត្រួតពិនិត្យ និងសញ្ញា • ដកការរចនាខាងក្រោមចេញamples: - កម្មវិធីបម្លែងទំហំពណ៌ (ការចែករំលែកធនធាន) - Interpolating FIR Filter ជាមួយនឹងការអាប់ដេតមេគុណ - តម្រង FIR បឋម (ការចែករំលែកធនធាន) - Single-Stage IIR Filter (ការចែករំលែកធនធាន) - បីសtage IIR Filter (ការចែករំលែកធនធាន) • បានបន្ថែមការគាំទ្រប្រព័ន្ធក្នុងរង្វង់ • បានបន្ថែមប្លុកថ្មី៖ - ចំណាត់ថ្នាក់ចំណុចអណ្តែត - ចំណុចអណ្តែត គុណនឹងកកកុញ - បន្ថែមមុខងារអ៊ីប៉ូតេនុសទៅប្លុកគណិតវិទ្យា • បន្ថែមការរចនាឧamples: - កម្មវិធីបំប្លែងទំហំពណ៌ - FIR ស្មុគស្មាញ - CORDIC ពីប្លុកបឋម - ការកាត់បន្ថយកត្តាក្រិន - បត់ FIR - តម្រងការបំបែកអត្រាចំនួនគត់អថេរ - វ៉ិចទ័រ តម្រៀប - បន្តបន្ទាប់ និង ដដែលៗ |
| បន្ត… | ||
| កំណែ | កាលបរិច្ឆេទ | ការពិពណ៌នា |
| • បន្ថែមការរចនាឯកសារយោង៖
- ការកាត់បន្ថយកត្តាក្រិន - RF ផ្ទាល់ជាមួយ Synthesizable Testbench - តម្រងទសភាគថាមវន្ត - តម្រងទសភាគដែលអាចកំណត់ឡើងវិញបាន។ - តម្រងការបំបែកអត្រាចំនួនគត់អថេរ • បានលុបថតចែករំលែកធនធាន • បានធ្វើបច្ចុប្បន្នភាពថត ALU |
||
| 14.0 | ខែមិថុនា ឆ្នាំ 2014 | • បានបន្ថែមការគាំទ្រសម្រាប់ MAX 10 FPGAs ។
• បានដកការគាំទ្រសម្រាប់ឧបករណ៍ Cyclone III និង Stratix III • ប្រសើរឡើង DSP Builder ដំណើរការ ModelSim ជម្រើស ដែលឥឡូវនេះអនុញ្ញាតឱ្យអ្នកដំណើរការ ModelSim សម្រាប់ការរចនាកម្រិតកំពូល ឬម៉ូឌុលរងនីមួយៗ • បានផ្លាស់ប្តូរជំនាន់ HDL ទៅក្នុងថតកម្រិតឧបករណ៍ (ក្រោមថត RTL គោលដៅដែលបានបញ្ជាក់) ជាជាងតាមឋានានុក្រមនៃថត • បានបន្ថែមសញ្ញាអាននៅលើចំណុចប្រទាក់ឡានក្រុង • បានបន្ថែមច្រកច្បាស់លាស់នៅលើ FIFO • ប្លុក FFT ចំនួន 13 ត្រូវបានបដិសេធ • បានបន្ថែមការរចនាថ្មី ឧamples: - ចំណុចប្រទាក់ Avalon-ST (បញ្ចូលនិងទិន្នផល FIFO Buffer) ជាមួយនឹងសម្ពាធខាងក្រោយ - ចំណុចប្រទាក់ Avalon-ST (ទិន្នផល FIFO Buffer) ជាមួយនឹងសម្ពាធខាងក្រោយ - អនុគមន៍គណិតវិទ្យាចំណុចថេរ - ប្រភាគឫសការ៉េដោយប្រើ CORDIC - ធម្មតា។ - ប៉ារ៉ាឡែល FFT - ចំណុចអណ្តែតប៉ារ៉ាឡែល FFT - ឫសការ៉េដោយប្រើ CORDIC - FFT/iFFT អាចប្តូរបាន។ - ទំហំអថេរ FFT ចំណុចថេរ - ទំហំអថេរ FFT ចំណុចថេរដោយគ្មានប្លុក BitReverseCoreC - ចំណុចអថេរទំហំអថេរ iFFT - ទំហំអថេរ iFFT ចំណុចថេរដោយគ្មានប្លុក BitReverseCoreC - FFT ទំហំអណ្តែត - ចំណុចអណ្តែត - FFT ទំហំអណ្តែត - ចំណុចអណ្តែតដោយគ្មានប្លុក BitReverseCoreC - iFFT ទំហំអណ្តែត - ចំណុចអណ្តែត - ចំណុចអណ្តែតទំហំអណ្តែត - iFFT ដោយគ្មានប្លុក BitReverseCoreC • បានបន្ថែមប្លុកថ្មី៖ - ការពន្យាពេលយុថ្កា - បានបើកបន្ទាត់ពន្យាពេល - បានបើកការពន្យារពេលមតិ - FFT2P, FFT4P, FFT8P, FFT16P, FFT32P និង FFT64P - FFT2X, FFT4X, FFT8X, FFT16X, FFT32X, និង FFT64X - FFT2, FFT4, VFFT2, និង VFFT4 - General Multitwiddle និង General Twiddle (GeneralMultiTwiddle, GeneralTwiddle) - កូនកាត់ FFT (Hybrid_FFT) - បំពង់ប៉ារ៉ាឡែល FFT (PFFT_Pipe) - រួចរាល់ |
| 13.1 | ខែវិច្ឆិកា ឆ្នាំ 2013 | • បានដកការគាំទ្រសម្រាប់ឧបករណ៍ខាងក្រោម៖
— Arria GX - ព្យុះស៊ីក្លូន II - HardCopy II, HardCopy III និង HardCopy IV - Stratix, Stratix II, Stratix GX, និង Stratix II GX • ធ្វើឱ្យប្រសើរឡើងនូវលំហូរបត់ ALU • បានបន្ថែមមុខងារថ្មីទៅក្នុងប្លុកគណិតវិទ្យា។ |
| បន្ត… | ||
| កំណែ | កាលបរិច្ឆេទ | ការពិពណ៌នា |
| • បានបន្ថែមជម្រើសប្លុក Simulink fi ទៅប្លុក Const, DualMem និង LUT
• បានបន្ថែមការរចនាថ្មី ឧamples: - FFT ពេលវេលាពិតប្រាកដអថេរ-ភាពជាក់លាក់ - Interpolating FIR Filter ជាមួយនឹងការធ្វើបច្ចុប្បន្នភាពមេគុណ - ឧបករណ៏ពន្យាពេលពេលវេលា • បានបន្ថែមប្លុកថ្មី៖ - ការពន្យាពេលយុថ្កា - ពហុនាម - មុំទ្វេ - TwiddleROM និង TwiddleROMF - VariableBitReverse - VFFT |
||
| 13.0 | ឧសភា 2013 | • ប្លុកឧបករណ៍ដែលបានធ្វើបច្ចុប្បន្នភាពជាមួយនឹងម៉ឺនុយជ្រើសរើសឧបករណ៍ថ្មី។
• បានបន្ថែមប្លុក ModelPrim ថ្មី៖ - Const Mult - ការបែងចែក - MinMax - បដិសេធ - ផលិតផល Scalar • បានបន្ថែមប្លុក FFT ថ្មីចំនួនប្រាំបួន • បានបន្ថែមបាតុកម្ម FFT ថ្មីចំនួនដប់ |
| 12.1 | ខែវិច្ឆិកា ឆ្នាំ 2012 | • បានបន្ថែមមុខងារបត់ ALU
• បានបន្ថែមជម្រើសចំណុចអណ្តែតទឹកដែលមានភាពជាក់លាក់ប្រសើរឡើង • បានបន្ថែមប្លុក ModelPrim ថ្មីខាងក្រោម៖ - AddSub - AddSubFused - CmpCtrl - គណិតវិទ្យា - អតិបរមានិងអប្បបរមា - MinMaxCtrl - ជុំ - ទ្រីក • បានបន្ថែមប្លុក FFT ថ្មីខាងក្រោម៖ - ការរកឃើញគែម (EdgeDetect) - Pulse Divider (PulseDivider) - មេគុណជីពចរ (PulseMultiplier) - Bit-Reverse FFT ជាមួយនឹងលទ្ធផលធម្មជាតិ (FFT_BR_Natural) • បានបន្ថែមការរចនា FIR ថ្មីខាងក្រោមamples: - Super-sampកំណត់តម្រង FIR - Super-sampតម្រង FIR ប្រភាគ • បានបន្ថែមទីតាំង ល្បឿន និងការគ្រប់គ្រងបច្ចុប្បន្នសម្រាប់ម៉ូទ័រ AC (ជាមួយការបត់ ALU) ឧample |
ព័ត៌មានពាក់ព័ន្ធ
DSP Builder Advanced Blockset Handbook
តម្រូវការប្រព័ន្ធ
- DSP Builder សម្រាប់ Intel FPGAs រួមបញ្ចូលជាមួយឧបករណ៍ MathWorks MATLAB និង Simulink និងជាមួយកម្មវិធី Intel Quartus® Prime ។
- ត្រូវប្រាកដថាយ៉ាងហោចណាស់កំណែមួយនៃឧបករណ៍ MathWorks MATLAB និង Simulink មាននៅលើស្ថានីយការងាររបស់អ្នក មុនពេលអ្នកដំឡើង DSP Builder សម្រាប់ Intel FPGAs ។ អ្នកគួរតែប្រើកំណែដូចគ្នានៃកម្មវិធី Intel Quartus Prime និង DSP Builder សម្រាប់ Intel FPGAs ។ DSP Builder សម្រាប់ Intel FPGAs គាំទ្រតែកំណែ 64 ប៊ីតនៃ MATLAB ប៉ុណ្ណោះ។
- ពី v18.0, DSP Builder សម្រាប់ Intel FPGAs បណ្តុំកម្រិតខ្ពស់មានសម្រាប់ Intel Quartus Prime Pro Edition និង Intel Quartus Prime Standard Edition ។ DSP Builder សម្រាប់ Intel FPGAs standard blockset គឺអាចប្រើបានសម្រាប់ Intel Quartus Prime Standard Edition ប៉ុណ្ណោះ។
តារាង 2. DSP Builder សម្រាប់ Intel FPGAs MATLAB Dependencies
| កំណែ | MATLAB កំណែដែលគាំទ្រ | ||
| សំណុំប្លុកស្តង់ដារអ្នកបង្កើត DSP | DSP Builder Advanced Blockset | ||
| Intel Quartus Prime Standard Edition | Intel Quartus Prime Pro Edition | ||
| 22.4 | មិនអាចប្រើបាន | R2022a R2021b R2021a R2020b R2020a | |
| 22.3 | មិនអាចប្រើបាន | R2022a R2021b R2021a R2020b R2020a | |
| 22.1 | មិនអាចប្រើបាន | R2021b R2021a R2020b R2020a R2019b | |
| 21.3 | មិនអាចប្រើបាន | R2021a R2020b R2020a R2019b R2019a | |
| 21.1 | មិនអាចប្រើបាន | R2020b R2020a R2019b R2019a R2018b | |
| 20.1 | មិនអាចប្រើបាន | R2019b R2019a R2018b R2018a R2017b R2017a | |
| 19.3 | មិនអាចប្រើបាន | R2019a R2018b R2018a R2017b | |
| បន្ត… | |||
| កំណែ | MATLAB កំណែដែលគាំទ្រ | ||
| សំណុំប្លុកស្តង់ដារអ្នកបង្កើត DSP | DSP Builder Advanced Blockset | ||
| Intel Quartus Prime Standard Edition | Intel Quartus Prime Pro Edition | ||
| R2017a R2016b | |||
| 19.1 | មិនគាំទ្រ | R2013a | R2018b R2018a R2017b R2017a R2016b |
| 18.1 | R2013a | R2013a | R2018a R2017b R2017a R2016b |
| 18.0 | R2013a | R2013a | R2017b R2017a R2016b R2016a R2015b |
| 17.1 | R2013a | R2013a | R2016a R2015b R2015a R2014b R2014a R2013b |
ចំណាំ៖
DSP Builder សម្រាប់ Intel FPGAs បណ្តុំកម្រិតខ្ពស់ប្រើប្រភេទចំណុចថេរ Simulink សម្រាប់ប្រតិបត្តិការទាំងអស់ និងទាមទារកំណែដែលមានអាជ្ញាប័ណ្ណនៃ Simulink Fixed Point ។ ក្រុមហ៊ុន Intel ក៏ណែនាំផងដែរនូវប្រអប់ឧបករណ៍ប្រព័ន្ធ DSP និងប្រអប់ឧបករណ៍ប្រព័ន្ធទំនាក់ទំនង ដែលការរចនាមួយចំនួនឧamples ប្រើ។
ព័ត៌មានពាក់ព័ន្ធ
ការដំឡើងកម្មវិធី Intel និងអាជ្ញាប័ណ្ណ។
DSP Builder សម្រាប់ Intel® FPGAs Release Notes 9
ឯកសារ/ធនធាន
 |
Intel DSP Builder សម្រាប់ Intel FPGAs [pdf] ការណែនាំអ្នកប្រើប្រាស់ DSP Builder សម្រាប់ Intel FPGAs, អ្នកបង្កើតសម្រាប់ Intel FPGAs, Intel FPGAs, FPGAs |