Intel FPGAs માટે DSP બિલ્ડર
ઉત્પાદન માહિતી
ઉત્પાદનને Intel FPGAs માટે DSP બિલ્ડર કહેવામાં આવે છે. તે એક સોફ્ટવેર ટૂલ છે જે વપરાશકર્તાઓને Intel FPGAs પર ડિજિટલ સિગ્નલ પ્રોસેસિંગ (DSP) અલ્ગોરિધમ્સ ડિઝાઇન અને અમલમાં મૂકવાની મંજૂરી આપે છે. આ ટૂલ ગ્રાફિકલ ઈન્ટરફેસ પૂરું પાડે છે જે ધ મેથવર્કસ MATLAB અને સિમુલિંક ટૂલ સાથે સંકલિત થાય છે, જે વપરાશકર્તાઓને બ્લોક ડાયાગ્રામ અભિગમનો ઉપયોગ કરીને DSP સિસ્ટમ્સ ડિઝાઇન કરવાની મંજૂરી આપે છે. ટૂલના વિવિધ સંસ્કરણો છે, જેમાં નવીનતમ સંસ્કરણ 22.4 છે. ઉત્પાદન અનેક પુનરાવર્તનોમાંથી પસાર થયું છે, જેમાં દરેક પુનરાવર્તન નવી સુવિધાઓ, બગ ફિક્સેસ અને સુધારાઓ રજૂ કરે છે. પુનરાવર્તન ઇતિહાસ કોષ્ટક દરેક સંસ્કરણમાં કરેલા ફેરફારોનો સારાંશ પ્રદાન કરે છે. ઉત્પાદનમાં બે બ્લોકસેટ આવૃત્તિઓ છે: પ્રમાણભૂત બ્લોકસેટ અને અદ્યતન બ્લોકસેટ. પ્રમાણભૂત બ્લોકસેટ ઇન્ટેલ ક્વાર્ટસ પ્રાઇમ સ્ટાન્ડર્ડ એડિશન માટે ઉપલબ્ધ છે, જ્યારે અદ્યતન બ્લોકસેટ ઇન્ટેલ ક્વાર્ટસ પ્રાઇમ પ્રો એડિશન અને ઇન્ટેલ ક્વાર્ટસ પ્રાઇમ સ્ટાન્ડર્ડ એડિશન બંને માટે ઉપલબ્ધ છે. ઉત્પાદનમાં સિસ્ટમ આવશ્યકતાઓ છે જે યોગ્ય ઇન્સ્ટોલેશન અને ઉપયોગ માટે પૂરી કરવાની જરૂર છે. તેને MATLAB ના 64-બીટ વર્ઝન માટે સપોર્ટ સાથે, ધ મેથવર્કસ MATLAB અને સિમુલિંક ટૂલના ઓછામાં ઓછા એક સંસ્કરણની જરૂર છે. ઇન્ટેલ ક્વાર્ટસ પ્રાઇમ સોફ્ટવેર વર્ઝનનો ઉપયોગ ઇન્ટેલ FPGAs માટે DSP બિલ્ડરના વર્ઝન સાથે મેળ ખાવો જોઈએ. અદ્યતન બ્લોકસેટ તમામ કામગીરી માટે સિમુલિંક ફિક્સ્ડ-પોઇન્ટ પ્રકારોનો ઉપયોગ કરે છે અને સિમુલિંક ફિક્સ્ડ પોઇન્ટના લાઇસન્સવાળા સંસ્કરણોની જરૂર છે. ઇન્ટેલ વધારાની કાર્યક્ષમતા માટે DSP સિસ્ટમ ટૂલબોક્સ અને કોમ્યુનિકેશન્સ સિસ્ટમ ટૂલબોક્સની પણ ભલામણ કરે છે.
ઉત્પાદન વપરાશ સૂચનાઓ
- ખાતરી કરો કે તમારી પાસે તમારા વર્કસ્ટેશન પર MathWorks MATLAB અને Simulink ટૂલનું સુસંગત સંસ્કરણ ઇન્સ્ટોલ કરેલું છે. સાધન માત્ર MATLAB ના 64-બીટ સંસ્કરણોને સપોર્ટ કરે છે.
- ખાતરી કરો કે તમારી પાસે Intel Quartus Prime સોફ્ટવેરનું યોગ્ય વર્ઝન ઇન્સ્ટોલ કરેલ છે. વર્ઝન તમે ઉપયોગ કરી રહ્યાં છો તે Intel FPGA માટે DSP બિલ્ડરના વર્ઝન સાથે મેળ ખાતું હોવું જોઈએ.
- Intel FPGAs માટે DSP બિલ્ડર લોંચ કરો અને ગ્રાફિકલ ઇન્ટરફેસ ખોલો.
- ટૂલ દ્વારા પૂરા પાડવામાં આવેલ બ્લોક ડાયાગ્રામ અભિગમનો ઉપયોગ કરીને તમારી DSP સિસ્ટમને ડિઝાઇન કરો. તમારા ઇચ્છિત અલ્ગોરિધમ બનાવવા માટે ઉપલબ્ધ બ્લોક્સ અને સુવિધાઓનો ઉપયોગ કરો.
- એડવાન લોtagતમારી ડિઝાઇનમાં તમામ કામગીરી માટે સિમુલિંક ફિક્સ-પોઇન્ટ પ્રકારોમાંથી e. ખાતરી કરો કે તમારી પાસે સિમુલિંક ફિક્સ્ડ પોઈન્ટ માટે જરૂરી લાઇસન્સ છે.
- જો તમને વધારાની કાર્યક્ષમતાની જરૂર હોય, તો DSP સિસ્ટમ ટૂલબોક્સ અને કોમ્યુનિકેશન્સ સિસ્ટમ ટૂલબોક્સનો ઉપયોગ કરવાનું વિચારો, જેની ભલામણ Intel દ્વારા કરવામાં આવે છે.
- એકવાર તમારી ડિઝાઇન પૂર્ણ થઈ જાય, પછી તમે જરૂરી જનરેટ કરી શકો છો fileઇન્ટેલ FPGA પ્રોગ્રામિંગ માટે s.
આ વપરાશ સૂચનાઓને અનુસરીને, તમે Intel FPGAs માટે DSP બિલ્ડરનો ઉપયોગ કરીને Intel FPGAs પર DSP અલ્ગોરિધમ્સને અસરકારક રીતે ડિઝાઇન અને અમલમાં મુકવા માટે સક્ષમ હશો.
Intel® FPGAs પ્રકાશન નોંધો માટે DSP બિલ્ડર
સંબંધિત માહિતી
- નોલેજ બેઝ
- સૉફ્ટવેર ઇન્સ્ટોલેશન અને લાઇસન્સિંગ
ત્રુટિસૂચી
ત્રુટિસૂચી એ કાર્યાત્મક ખામીઓ અથવા ભૂલો છે, જેના કારણે ઉત્પાદન પ્રકાશિત સ્પષ્ટીકરણોથી વિચલિત થઈ શકે છે. દસ્તાવેજીકરણ સમસ્યાઓમાં વર્તમાન પ્રકાશિત સ્પષ્ટીકરણો અથવા ઉત્પાદન દસ્તાવેજોમાંથી ભૂલો, અસ્પષ્ટ વર્ણનો અથવા બાદબાકીનો સમાવેશ થાય છે.
ત્રુટિસૂચી અને ત્રુટિસૂચીથી પ્રભાવિત આવૃત્તિઓ પર સંપૂર્ણ માહિતી માટે, Intel® ના નોલેજ બેઝ પેજનો સંદર્ભ લો. webસાઇટ
સંબંધિત માહિતી
નોલેજ બેઝ
Intel FPGAs એડવાન્સ્ડ બ્લોકસેટ રિવિઝન હિસ્ટ્રી માટે DSP બિલ્ડર
| સંસ્કરણ | તારીખ | વર્ણન |
| 22.4 | 2022.12.12 | ઉમેરાયેલ મેટ્રિક્સ મલ્ટીપ્લાય એન્જિન ડિઝાઇન એક્સample |
| 22.3 | 2022.09.30 | • સુધારેલ પ્રદર્શન:
— DSP બિલ્ડર હવે FP16 અને Bfloat16 માટે FP DSP બ્લોકનો ઉપયોગ કરે છે, યોગ્ય રીતે ગોળાકાર, ઉમેરો, સબ or AddSub Intel Agilex ઉપકરણો પર — DSP બિલ્ડર બ્લોકસેટમાં ઘાતાંકીય અને કુદરતી લોગ માટે DSP હેવી અને DSP લાઇટ આર્કિટેક્ચરની ઍક્સેસ પ્રદાન કરે છે. - બે નીચલા-ચોકસાઇવાળા FP ફોર્મેટ માટે FP FFT લોજિક વપરાશમાં સુધારો: FP16 અને FP19. • પ્લેટફોર્મ ડિઝાઇનરમાં અન્ય IP સાથે DSP બિલ્ડર ડિઝાઇનનું સુધારેલ એકીકરણ. — DSP બિલ્ડર અનરોલ કરતું નથી પરંતુ (વૈકલ્પિક રીતે) જટિલ સિગ્નલોના વેક્ટરને એક જ નળી તરીકે એકસાથે રાખે છે. - તમે નળીને કસ્ટમ ભૂમિકા પણ સોંપી શકો છો. ડીએસપી બિલ્ડર ડીએસપી બિલ્ડર મોડલ નામ સાથે ઈન્ટરફેસને ઉપસર્ગ કરીને અનન્ય નામો સાથે આપમેળે બહુવિધ નળીઓ સોંપે છે. • ના મૂળભૂત રૂપરેખાંકન સુધારેલ FFT FFT પરિમાણો બદલતી વખતે ભૂલો ઘટાડવા માટે બ્લોક્સ. • ની આંતરિક સ્થિતિને ફરીથી સેટ કરવા માટે પ્રદાન કરેલ વિકલ્પ FIR ગરમ રીસેટ દરમિયાન અવરોધિત કરો. • એક લાઇબ્રેરી ઉમેરવામાં આવી જેમાં સિમ્યુલિંક બ્લોક્સ છે જેને DSP બિલ્ડર સપોર્ટ કરે છે. |
| 22.2 | 2022.03.30 | માં આંતરિક પુનરાવૃત્તિ ગણતરીમાં ઘટાડો કોર્ડીક સંસાધન વપરાશ ઘટાડવા અને ચોકસાઈ વધારવા માટે બ્લોક. |
| ચાલુ રાખ્યું… | ||
| સંસ્કરણ | તારીખ | વર્ણન |
| 22.1 | 2022.06.30 | • લેટન્સી રિપોર્ટિંગમાં ઉમેર્યું GPIO બ્લોક (પર લેટન્સી રિપોર્ટિંગ જેવું જ ચેનલ IO
બ્લોક્સ). • બેક-ટુ-બેક હાઇબ્રિડ ઉમેર્યું વીએફએફટી બ્લોક, જે FFT પાઇપલાઇનને ફ્લશ કર્યા વિના FFT કદ બદલાય ત્યારે ડેટાના સતત સ્ટ્રીમિંગને સપોર્ટ કરે છે. • DSP બિલ્ડર એડવાન્સ પ્રોમાં Intel Cyclone 10 LP, Intel MAX 10, Cyclone IV E+GX માટે સપોર્ટ ઉમેરાયો. તમારે જનરેટ કરેલ RTL ને Intel Quartus Std આવૃત્તિ સાથે કમ્પાઈલ કરવું પડશે. • રીડ-એક્સેસ કંટ્રોલ મિકેનિઝમ સુધી વિસ્તૃત કર્યું ShareedMems બ્લોક • કન્વર્ટ કરીને સુધારેલ DSP બ્લોક પેકિંગ ઉમેરો, સબ, અને મક્સ ગતિશીલ માટે AddSub બ્લોક |
| 21.4 | 2021.12.30 | ઉમેર્યું AXI4StreamReceiver અને AXI4સ્ટ્રીમ ટ્રાન્સમીટર માટે સ્ટ્રીમિંગ પુસ્તકાલય |
| 21.3 | 2021.09.30 | • સાથે DFT લાઇબ્રેરી ઉમેરાઈ ડીએફટી, પુનઃક્રમાંકિત કરો, અને પુનઃક્રમાંકિત અને પુનઃસ્કેલ બ્લોક્સ
• ચક્રવાત V ઉપકરણો માટે ઉમેરાયેલ આધાર • DSP બિલ્ડર મેમરી બ્લોક્સમાં એડવાઈઝરી રીડ એક્સેસ (RA) નિયંત્રણો ઉમેર્યા છે • એક સરળ બેક-ટુ-બેક FFT બ્લોકસેટ ઉમેર્યો • વર્ઝન-સુસંગત ઇન્ટેલ ક્વાર્ટસ પ્રાઇમ ઇન્સ્ટોલેશનની જરૂર વગર DSP બિલ્ડર સ્ટેન્ડઅલોન ઇન્સ્ટોલ કરવાની ક્ષમતા ઉમેરવામાં આવી |
| 21.1 | 2021.06.30 | • ઉમેરાયેલ ફિનાઈટ સ્ટેટ મશીન બ્લોક અને ડિઝાઇન ભૂતપૂર્વample
• MATLAB સંસ્કરણ માટે ઉમેરાયેલ સમર્થન: R2020b |
| 20.1 | 2020.04.13 | માં ઉપકરણ પસંદગીકાર દૂર કર્યું ઉપકરણ પરિમાણો પેનલ |
| 2019.09.01 | Intel Agilex® ઉપકરણો માટે ઉમેરાયેલ સમર્થન. | |
| 19.1 | 2019.04.01 | • બે નવા ફ્લોટિંગ-પોઇન્ટ પ્રકારો float16_m7 (bfloat) અને float19_m10 માટે ઉમેરાયેલ સપોર્ટ.
• ઉમેરાયેલ આશ્રિત લેટન્સી સુવિધા. • ઉમેરાયેલ FIFO બફર ફિલ-લેવલ રિપોર્ટિંગ. |
| 18.1 | 2018.09.17 | • ઉમેરાયેલ HDL આયાત.
• C++ સોફ્ટવેર મોડલ્સ ઉમેર્યા. |
| 18.0 | 2018.05.08 | ડીએસપી બિલ્ડર ડિઝાઇનના ઓટોમેટિક રીસેટ ન્યૂનતમ માટે ઉમેરાયેલ સપોર્ટ. રીસેટ મિનિમાઇઝેશન ડિઝાઇનની યોગ્ય કાર્યક્ષમતાને જાળવી રાખીને, રીસેટની જરૂર હોય તેવા ડિઝાઇનમાં રજિસ્ટર્સનો ન્યૂનતમ સેટ નક્કી કરે છે. ડીએસપી બિલ્ડર રીસેટ કરે છે તે રજિસ્ટરની સંખ્યા ઘટાડવાથી પરિણામોની ગુણવત્તામાં સુધારો થઈ શકે છે એટલે કે ઓછો વિસ્તાર અને Fmax વધારો.
• માં બીટ ફીલ્ડ્સ માટે સપોર્ટ ઉમેર્યો SharedMem બ્લોક આ ક્ષેત્રો હાલના બીટ ફીલ્ડ સપોર્ટ માટે સમાન કાર્યક્ષમતા પ્રદાન કરે છે રેગફિલ્ડ અને રેગઆઉટ બ્લોક્સ • HDL આયાત માટે ઉમેરાયેલ બીટા સપોર્ટ, જે DSP બિલ્ડર ડિઝાઇનમાં VHDL અથવા વેરિલોગ HDL સિન્થેસાઇઝેબલ ડિઝાઇનનો સમાવેશ કરે છે. પછી તમે ડીએસપી બિલ્ડર સિમ્યુલિંક ઘટકો સાથે આયાતી ડિઝાઇનનું અનુકરણ કરી શકો છો. HDL આયાતમાં ન્યૂનતમ વપરાશકર્તા ઇન્ટરફેસનો સમાવેશ થાય છે, પરંતુ કેટલાક મેન્યુઅલ સેટઅપની જરૂર છે. આ સુવિધાનો ઉપયોગ કરવા માટે, તમારે MathWorks HDL વેરિફાયર ટૂલ માટે લાયસન્સ જરૂરી છે. |
| 17.1 | 2017.11.06 | • સુપર-એસ ઉમેર્યુંample NCO ડિઝાઇન ભૂતપૂર્વample
• Intel Cyclone® 10 અને Intel Stratix® 10 ઉપકરણો માટે ઉમેરાયેલ સમર્થન. • ના ઉદાહરણો દૂર કર્યા સંકેતો બ્લોક • કાઢી નાખેલ WYSIWYG વિકલ્પ ચાલુ સંશ્લેષણ માહિતી બ્લોક |
| 17.0 | 2017.05.05 | • ઇન્ટેલ તરીકે પુનઃબ્રાંડેડ
• નાપસંદ સંકેતો બ્લોક • ઉમેરાયેલ ગૌસીયન અને રેન્ડમ નંબર જનરેટર ડિઝાઇન ભૂતપૂર્વampલેસ • વેરીએબલ-સાઈઝ સુપરસ ઉમેર્યાampled FFT ડિઝાઇન example • ઉમેરાયેલ હાઇબ્રિડવીએફએફટી બ્લોક • ઉમેરાયેલ જનરલવીટીવિડલ અને GeneralMultVTwiddle બ્લોક્સ |
| 16.1 | 2016.11.10 | • LTE સંદર્ભ ડિઝાઇન માટે 4-ચેનલ 2-એન્ટેના DUC અને DDC ઉમેર્યું
• ઉમેરાયેલ BFU_simple બ્લોક • માનક અને પ્રો આવૃત્તિઓ બનાવી. પ્રો એરિયા 10 ઉપકરણોને સપોર્ટ કરે છે; ધોરણ અન્ય તમામ પરિવારોને ટેકો આપે છે. • અવમૂલ્યન સંકેતો બ્લોક • DSP બિલ્ડર મેનૂમાં Avalon-MM ઈન્ટરફેસ સેટિંગ્સ સેટ કરવા માટે કાર્યક્ષમતા ઉમેરવામાં આવી |
| ચાલુ રાખ્યું… | ||
| સંસ્કરણ | તારીખ | વર્ણન |
| 16.0 | 2016.05.02 | • પુનઃસંગઠિત પુસ્તકાલયો
• MAX 10 ઉપકરણો પર ફોલ્ડિંગ પરિણામોમાં સુધારો • ઉમેરાયેલ નવી ડિઝાઇન ભૂતપૂર્વampલેસ: - ગૌસીયન રેન્ડમ નંબર જનરેટર — DUC_4C4T4R અને DDC_4C4T4R LTE ડિજિટલ-અપ અને ડાઉન-રૂપાંતરણ • નવી FFT કાપણી વ્યૂહરચના ઉમેરી: prune_to_widths() |
| 15.1 | 2015.11.11 | • નાપસંદ ક્વાર્ટસ II ચલાવો અને મોડલસિમ ચલાવો બ્લોક્સ
• ઘડિયાળ ક્રોસિંગ સપોર્ટ ઉમેર્યો • પુનઃરૂપરેખાંકિત FIR ફિલ્ટર્સ ઉમેર્યા • સુધારેલ બસ ઈન્ટરફેસ: — સુધારેલ ભૂલ ચકાસણી અને રિપોર્ટિંગ - સુધારેલ સિમ્યુલેશન ચોકસાઈ - સુધારેલ બસ સ્લેવ લોજિક અમલીકરણ - સુધારેલ ઘડિયાળ ક્રોસિંગ • કેટલાક Avalon-MM ઇન્ટરફેસ બદલ્યા • નવા બ્લોક ઉમેર્યા: — કેપ્ચર મૂલ્યો — ફેનઆઉટ — વિરામ — વેક્ટરફાનઆઉટ • ઉમેરાયેલ IIR: ફુલ-રેટ ફિક્સ-પોઇન્ટ અને IIR: ફુલ-રેટ ફ્લોટિંગ-પોઇન્ટ ડેમો • ઉમેરાયેલ ટ્રાન્સમિટ અને રીસીવ મોડેમ સંદર્ભ ડિઝાઇન |
| 15.0 | મે 2015 | • SystemVerilog આઉટપુટ માટે ઉમેરાયેલ આધાર
• બાહ્ય સ્મૃતિઓની લાઇબ્રેરી ઉમેરવામાં આવી • ઉમેરાયેલ બાહ્ય મેમરી બ્લોક • નવું ઉમેર્યું બંને પોર્ટ પર લખવાની મંજૂરી આપો પરિમાણ ડ્યુઅલમેમ બ્લોક • બદલાયેલ પરિમાણો ચાલુ AvalonMMSlaveSettings બ્લોક |
| 14.1 | ડિસેમ્બર 2014 | • Arria 10 હાર્ડ-ફ્લોટિંગ-પોઇન્ટ બ્લોક્સ માટે ઉમેરાયેલ સપોર્ટ
• BusStimulus અને BusStimulus ઉમેર્યુંFileમેમરી-મેપ્ડ રજિસ્ટર ડિઝાઇનના રીડર બ્લોક્સ એક્સample • ઉમેરાયેલ AvalonMMSlaveSettings બ્લોક અને ડીએસપી બિલ્ડર > એવલોન ઇન્ટરફેસ > એવલોન-એમએમ સ્લેવ મેનુ વિકલ્પ • કંટ્રોલ અને સિગ્નલ બ્લોકમાંથી બસ પેરામીટર દૂર કર્યા • નીચેની ડિઝાઇન ભૂતપૂર્વ દૂર કરીampલેસ: - કલર સ્પેસ કન્વર્ટર (રિસોર્સ શેરિંગ ફોલ્ડિંગ) - અપડેટિંગ ગુણાંક સાથે એફઆઈઆર ફિલ્ટરને ઇન્ટરપોલેટ કરવું - આદિમ FIR ફિલ્ટર (સંસાધન શેરિંગ ફોલ્ડિંગ) - સિંગલ-એસtage IIR ફિલ્ટર (સંસાધન શેરિંગ ફોલ્ડિંગ) - ત્રણ સેtage IIR ફિલ્ટર (સંસાધન શેરિંગ ફોલ્ડિંગ) • ઉમેરાયેલ સિસ્ટમ-ઇન-ધ-લૂપ સપોર્ટ • નવા બ્લોક ઉમેર્યા: - ફ્લોટિંગ-પોઇન્ટ વર્ગીકૃત - ફ્લોટિંગ-પોઇન્ટ ગુણાકાર એકઠા - ગણિત બ્લોકમાં કર્ણાનુ કાર્ય ઉમેર્યું • ઉમેરાયેલ ડિઝાઇન ભૂતપૂર્વampલેસ: - કલર સ્પેસ કન્વર્ટર - જટિલ FIR - આદિમ બ્લોક્સમાંથી CORDIC - ક્રેસ્ટ પરિબળ ઘટાડો - FIR ફોલ્ડિંગ — ચલ પૂર્ણાંક દર ડેસીમેશન ફિલ્ટર - વેક્ટર સૉર્ટ - ક્રમિક અને પુનરાવર્તિત |
| ચાલુ રાખ્યું… | ||
| સંસ્કરણ | તારીખ | વર્ણન |
| • ઉમેરાયેલ સંદર્ભ ડિઝાઇન:
- ક્રેસ્ટ પરિબળ ઘટાડો - સિન્થેસાઇઝેબલ ટેસ્ટબેન્ચ સાથે ડાયરેક્ટ RF - ડાયનેમિક ડેસીમેશન ફિલ્ટર - પુનઃરૂપરેખાંકિત ડેસીમેશન ફિલ્ટર — ચલ પૂર્ણાંક દર ડેસીમેશન ફિલ્ટર • રિસોર્સ શેરિંગ ફોલ્ડર દૂર કર્યું • અપડેટ કરેલ ALU ફોલ્ડર |
||
| 14.0 | જૂન 2014 | • MAX 10 FPGAs માટે ઉમેરાયેલ સમર્થન.
• ચક્રવાત III અને સ્ટ્રેટિક્સ III ઉપકરણો માટે સપોર્ટ દૂર કર્યો • સુધારેલ ડીએસપી બિલ્ડર મોડલસિમ ચલાવે છે વિકલ્પ, જે હવે તમને ઉચ્ચ-સ્તરની ડિઝાઇન અથવા વ્યક્તિગત સબમોડ્યુલ્સ માટે મોડલસિમ ચલાવવાની મંજૂરી આપે છે • એચડીએલની જનરેશનને ડિવાઈસ લેવલ ડાયરેક્ટરી (નિર્દિષ્ટ ટાર્ગેટ RTL ડાયરેક્ટરી હેઠળ) માં ડાયરેક્ટરીઝના વંશવેલાને બદલે બદલી • બસ ઈન્ટરફેસ પર રીડ સિગ્નલ ઉમેર્યું • FIFO પર સ્પષ્ટ પોર્ટ ઉમેર્યું • નાપસંદ 13 FFT બ્લોક્સ • ઉમેરાયેલ નવી ડિઝાઇન ભૂતપૂર્વampલેસ: — એવલોન-ST ઈન્ટરફેસ (ઈનપુટ અને આઉટપુટ FIFO બફર) બેકપ્રેશર સાથે — એવલોન-ST ઈન્ટરફેસ (આઉટપુટ FIFO બફર) બેકપ્રેશર સાથે - નિશ્ચિત-બિંદુ ગણિત કાર્યો - CORDIC નો ઉપયોગ કરીને અપૂર્ણાંક વર્ગમૂળ - નોર્મલાઈઝર - સમાંતર FFT — સમાંતર ફ્લોટિંગ-પોઇન્ટ FFT - CORDIC નો ઉપયોગ કરીને વર્ગમૂળ - સ્વિચ કરવા યોગ્ય FFT/iFFT — વેરિયેબલ-સાઇઝ ફિક્સ્ડ-પોઇન્ટ FFT — BitReverseCoreC બ્લોક વિના વેરીએબલ-સાઇઝ ફિક્સ્ડ-પોઇન્ટ FFT — વેરિયેબલ-સાઇઝ ફિક્સ્ડ-પોઇન્ટ iFFT — BitReverseCoreC બ્લોક વિના વેરીએબલ-સાઇઝ ફિક્સ્ડ-પોઇન્ટ iFFT — વેરિયેબલ-સાઇઝ ફ્લોટિંગ-પોઇન્ટ FFT — BitReverseCoreC બ્લોક વિના વેરિયેબલ-સાઇઝ ફ્લોટિંગ-પોઇન્ટ FFT — વેરિયેબલ-સાઇઝ ફ્લોટિંગ-પોઇન્ટ iFFT — BitReverseCoreC બ્લોક વિના વેરિયેબલ-સાઇઝ ફ્લોટિંગ-પોઇન્ટ iFFT • નવા બ્લોક ઉમેર્યા: - એન્કર કરેલ વિલંબ - સક્ષમ વિલંબ રેખા - સક્ષમ પ્રતિસાદ વિલંબ — FFT2P, FFT4P, FFT8P, FFT16P, FFT32P, અને FFT64P — FFT2X, FFT4X, FFT8X, FFT16X, FFT32X, અને FFT64X — FFT2, FFT4, VFFT2, અને VFFT4 - જનરલ મલ્ટિવિડલ અને જનરલ ટ્વિડલ (જનરલ મલ્ટિવિડલ, જનરલ ટ્વિડલ) — હાઇબ્રિડ FFT (હાઇબ્રિડ_FFT) — સમાંતર પાઇપલાઇન FFT (PFFT_Pipe) - તૈયાર |
| 13.1 | નવેમ્બર 2013 | • નીચેના ઉપકરણો માટે સમર્થન દૂર કર્યું:
- એરિયા જીએક્સ - ચક્રવાત II — હાર્ડકોપી II, હાર્ડકોપી III, અને હાર્ડકોપી IV — સ્ટ્રેટિક્સ, સ્ટ્રેટિક્સ II, સ્ટ્રેટિક્સ GX, અને સ્ટ્રેટિક્સ II GX • સુધારેલ ALU ફોલ્ડિંગ ફ્લો • ગણિત બ્લોકમાં નવા કાર્યો ઉમેર્યા. |
| ચાલુ રાખ્યું… | ||
| સંસ્કરણ | તારીખ | વર્ણન |
| • Const, DualMem, અને LUT બ્લોક્સમાં Simulink fi બ્લોક વિકલ્પ ઉમેર્યો
• ઉમેરાયેલ નવી ડિઝાઇન ભૂતપૂર્વampલેસ: - વેરિયેબલ-ચોકસાઇ રીઅલ-ટાઇમ FFT - અદ્યતન ગુણાંક સાથે એફઆઈઆર ફિલ્ટરને ઇન્ટરપોલેટ કરવું - સમય-વિલંબ બીમફોર્મર • નવા બ્લોક ઉમેર્યા: - એન્કર કરેલ વિલંબ - બહુપદી - ટ્વિડલ એન્ગલ — TwiddleROM અને TwiddleROMF - વેરીએબલબિટરિવર્સ - VFFT |
||
| 13.0 | મે 2013 | • નવા ઉપકરણ પસંદગીકાર મેનૂ સાથે અપડેટ કરેલ ઉપકરણ બ્લોક.
• નવા મોડલપ્રિમ બ્લોક્સ ઉમેર્યા: - કોન્સ્ટ મલ્ટ - વિભાજીત કરો - MinMax - નકારવું - સ્કેલર ઉત્પાદન • નવ નવા FFT બ્લોક ઉમેર્યા • દસ નવા FFT પ્રદર્શન ઉમેર્યા |
| 12.1 | નવેમ્બર 2012 | • ઉમેરાયેલ ALU ફોલ્ડિંગ સુવિધા
• ઉન્નત ચોકસાઇ ફ્લોટિંગ-પોઇન્ટ વિકલ્પો ઉમેર્યા • નીચેના નવા ModelPrim બ્લોક્સ ઉમેર્યા: - ઉમેરો સબ — AddSubFused - CmpCtrl - ગણિત - મહત્તમ અને લઘુત્તમ - MinMaxCtrl - રાઉન્ડ - ટ્રિગ • નીચેના નવા FFT બ્લોક્સ ઉમેર્યા: - એજ ડિટેક્ટ (એજ ડિટેક્ટ) - પલ્સ ડિવાઈડર (પલ્સ ડિવાઈડર) - પલ્સ ગુણક (પલ્સ મલ્ટિપ્લાયર) — નેચરલ આઉટપુટ સાથે બીટ-રિવર્સ FFT (FFT_BR_Natural) • નીચેની નવી FIR ડિઝાઈન ઉમેર્યું છેampલેસ: - સુપર-એસample decimating FIR ફિલ્ટર - સુપર-એસampલે અપૂર્ણાંક FIR ફિલ્ટર • એસી મોટર્સ (ALU ફોલ્ડિંગ સાથે) ડિઝાઇન એક્સ માટે સ્થિતિ, ઝડપ અને વર્તમાન નિયંત્રણ ઉમેર્યુંample |
સંબંધિત માહિતી
ડીએસપી બિલ્ડર એડવાન્સ્ડ બ્લોકસેટ હેન્ડબુક
સિસ્ટમ જરૂરીયાતો
- Intel FPGAs માટે DSP બિલ્ડર MathWorks MATLAB અને Simulink ટૂલ્સ અને Intel Quartus® Prime સોફ્ટવેર સાથે એકીકૃત થાય છે.
- ખાતરી કરો કે તમે Intel FPGAs માટે DSP બિલ્ડર ઇન્સ્ટોલ કરો તે પહેલાં MathWorks MATLAB અને Simulink ટૂલનું ઓછામાં ઓછું એક સંસ્કરણ તમારા વર્કસ્ટેશન પર ઉપલબ્ધ છે. તમારે Intel FPGAs માટે Intel Quartus Prime સોફ્ટવેર અને DSP બિલ્ડરના સમાન સંસ્કરણનો ઉપયોગ કરવો જોઈએ. Intel FPGAs માટે DSP બિલ્ડર MATLAB ના માત્ર 64-બીટ વર્ઝનને સપોર્ટ કરે છે.
- v18.0 થી, Intel FPGAs એડવાન્સ્ડ બ્લોકસેટ માટે DSP બિલ્ડર Intel Quartus Prime Pro Edition અને Intel Quartus Prime Standard Edition માટે ઉપલબ્ધ છે. Intel FPGAs સ્ટાન્ડર્ડ બ્લોકસેટ માટે DSP બિલ્ડર માત્ર Intel Quartus Prime Standard Edition માટે જ ઉપલબ્ધ છે.
કોષ્ટક 2. ઇન્ટેલ FPGAs MATLAB અવલંબન માટે DSP બિલ્ડર
| સંસ્કરણ | MATLAB સપોર્ટેડ વર્ઝન | ||
| ડીએસપી બિલ્ડર સ્ટાન્ડર્ડ બ્લોકસેટ | ડીએસપી બિલ્ડર એડવાન્સ્ડ બ્લોકસેટ | ||
| ઇન્ટેલ ક્વાર્ટસ પ્રાઇમ સ્ટાન્ડર્ડ એડિશન | ઇન્ટેલ ક્વાર્ટસ પ્રાઇમ પ્રો એડિશન | ||
| 22.4 | ઉપલબ્ધ નથી | R2022a R2021b R2021a R2020b R2020a | |
| 22.3 | ઉપલબ્ધ નથી | R2022a R2021b R2021a R2020b R2020a | |
| 22.1 | ઉપલબ્ધ નથી | R2021b R2021a R2020b R2020a R2019b | |
| 21.3 | ઉપલબ્ધ નથી | R2021a R2020b R2020a R2019b R2019a | |
| 21.1 | ઉપલબ્ધ નથી | R2020b R2020a R2019b R2019a R2018b | |
| 20.1 | ઉપલબ્ધ નથી | R2019b R2019a R2018b R2018a R2017b R2017a | |
| 19.3 | ઉપલબ્ધ નથી | R2019a R2018b R2018a R2017b | |
| ચાલુ રાખ્યું… | |||
| સંસ્કરણ | MATLAB સપોર્ટેડ વર્ઝન | ||
| ડીએસપી બિલ્ડર સ્ટાન્ડર્ડ બ્લોકસેટ | ડીએસપી બિલ્ડર એડવાન્સ્ડ બ્લોકસેટ | ||
| ઇન્ટેલ ક્વાર્ટસ પ્રાઇમ સ્ટાન્ડર્ડ એડિશન | ઇન્ટેલ ક્વાર્ટસ પ્રાઇમ પ્રો એડિશન | ||
| R2017a R2016b | |||
| 19.1 | આધારભૂત નથી | R2013a | R2018b R2018a R2017b R2017a R2016b |
| 18.1 | R2013a | R2013a | R2018a R2017b R2017a R2016b |
| 18.0 | R2013a | R2013a | R2017b R2017a R2016b R2016a R2015b |
| 17.1 | R2013a | R2013a | R2016a R2015b R2015a R2014b R2014a R2013b |
નોંધ:
Intel FPGAs એડવાન્સ્ડ બ્લોકસેટ માટે DSP બિલ્ડર તમામ કામગીરી માટે સિમ્યુલિંક ફિક્સ્ડ-પોઇન્ટ પ્રકારોનો ઉપયોગ કરે છે અને સિમ્યુલિંક ફિક્સ્ડ પોઇન્ટના લાઇસન્સવાળા સંસ્કરણોની જરૂર છે. ઇન્ટેલ ડીએસપી સિસ્ટમ ટૂલબોક્સ અને કોમ્યુનિકેશન્સ સિસ્ટમ ટૂલબોક્સની પણ ભલામણ કરે છે, જે કેટલાક ડિઝાઇન કરે છેampલેસ ઉપયોગ.
સંબંધિત માહિતી
ઇન્ટેલ સૉફ્ટવેર ઇન્સ્ટોલેશન અને લાઇસન્સિંગ.
Intel® FPGAs રિલીઝ નોટ્સ 9 માટે DSP બિલ્ડર
દસ્તાવેજો / સંસાધનો
 |
Intel FPGAs માટે intel DSP બિલ્ડર [પીડીએફ] વપરાશકર્તા માર્ગદર્શિકા Intel FPGAs માટે DSP બિલ્ડર, Intel FPGAs માટે બિલ્ડર, Intel FPGAs, FPGAs |