— DSP Builder는 이제 올바르게 반올림된 FP16 및 Bfloat16용 FP DSP 블록을 사용합니다. 추가하다, 보결 or AddSub Intel Agilex 장치에서

— DSP Builder 블록 세트의 지수 및 자연 로그를 위한 DSP 헤비 및 DSP 라이트 아키텍처에 대한 액세스를 제공합니다.

— 두 가지 낮은 정밀도 FP 형식인 FP16 및 FP19에 대한 FP FFT 로직 사용이 개선되었습니다.

• Platform Designer의 다른 IP와 DSP Builder 설계의 통합이 향상되었습니다.

— DSP Builder는 언롤링하지 않지만 (선택적으로) 복잡한 신호의 벡터를 단일 도관 엔터티로 함께 유지합니다.

— 도관에 사용자 정의 역할을 할당할 수도 있습니다. DSP Builder는 인터페이스 앞에 DSP Builder 모델 이름을 붙여 고유한 이름을 가진 여러 도관을 자동으로 할당합니다.

• 기본 구성이 개선되었습니다. 1. FFT는 100% 유효합니다. FFT 매개변수를 변경할 때 오류를 최소화하는 블록입니다.

• 내부 상태를 재설정할 수 있는 옵션 제공 전나무 웜 리셋 중에는 차단됩니다.

• DSP Builder 설계가 지원하는 Simulink 블록이 포함된 라이브러리를 추가했습니다.

블록).

• 하이브리드 백투백 추가 VFFT FFT 파이프라인을 플러시할 필요 없이 FFT 크기가 변경될 때 데이터의 지속적인 스트리밍을 지원하는 블록입니다.

• DSP Builder Advanced Pro에 Intel Cyclone 10 LP, Intel MAX 10, Cyclone IV E+GX에 대한 지원이 추가되었습니다. 생성된 RTL을 Intel Quartus Std 에디션으로 컴파일해야 합니다.

• 읽기 액세스 제어 메커니즘을 다음으로 확장했습니다. SharedMems 차단하다

• 변환을 통해 향상된 DSP 블록 패킹 추가하다, 보결, 그리고 멀티플렉서 역동적으로 AddSub 차단하다

• Cyclone V 장치에 대한 지원이 추가되었습니다.

• DSP Builder 메모리 블록에 권고 읽기 액세스(RA) 제어를 추가했습니다.

• 단순화된 연속 FFT 블록셋 추가

• 버전 호환 Intel Quartus Prime 설치 없이 DSP Builder 독립형을 설치할 수 있는 기능이 추가되었습니다.

• MATLAB 버전에 대한 지원 추가: R2020b

• 종속 대기 시간 기능이 추가되었습니다.

• FIFO 버퍼 채우기 레벨 보고가 추가되었습니다.

• C++ 소프트웨어 모델이 추가되었습니다.

• 비트 필드에 대한 지원이 추가되었습니다. SharedMem 차단하다. 이러한 필드는 기존 비트 필드 지원과 유사한 기능을 제공합니다. 등록 필드 그리고 RegOut 블록.

• VHDL 또는 Verilog HDL 합성 가능 설계를 DSP Builder 설계에 통합하는 HDL 가져오기에 대한 베타 지원이 추가되었습니다. 그런 다음 가져온 설계를 DSP Builder Simulink 구성요소와 공동 시뮬레이션할 수 있습니다. HDL 가져오기에는 최소한의 사용자 인터페이스가 포함되어 있지만 일부 수동 설정이 필요합니다. 이 기능을 사용하려면 MathWorks HDL Verifier 도구에 대한 라이선스가 필요합니다.

• Intel Cyclone® 10 및 Intel Stratix® 10 장치에 대한 지원이 추가되었습니다.

• 제거된 인스턴스 신호 차단하다.

• WYSIWYG 옵션이 삭제되었습니다. 합성정보 차단하다.

• 지원 중단됨 신호 차단하다

• 가우스 및 난수 생성기 디자인 추가amp레

• 가변 크기 수퍼 추가amp지도된 FFT 디자인 example

• 추가됨 하이브리드VFFT 차단하다

• 추가됨 일반VTwiddle 그리고 일반MultVTwiddle 블록

• BFU_simple 블록 추가

• Standard 및 Pro 버전을 만들었습니다. Pro는 Arria 10 장치를 지원합니다. Standard는 다른 모든 제품군을 지원합니다.

• 지원 중단됨 신호 차단하다

• DSP Builder 메뉴에 Avalon-MM 인터페이스 설정을 위한 기능이 추가되었습니다.

• MAX 10 장치의 접기 결과가 향상되었습니다.

• 새로운 디자인 추가amp레:

— 가우스 난수 생성기

— DUC_4C4T4R 및 DDC_4C4T4R LTE 디지털 업 및 다운 변환

• 새로운 FFT 가지치기 전략 추가: prune_to_widths()

• 시계 교차 지원 추가

• 재구성 가능한 FIR 필터 추가

• 향상된 버스 인터페이스:

— 향상된 오류 확인 및 보고

— 시뮬레이션 정확도 향상

— 개선된 버스 슬레이브 로직 구현

— 시계 교차 개선

• 일부 Avalon-MM 인터페이스 변경

• 새 블록이 추가되었습니다.

—   가치 포착

—   팬아웃

—   정지시키다

—   벡터팬아웃

• IIR 추가: 최대 속도 고정 소수점 및 IIR: 최대 속도 부동 소수점 데모

• 송신 및 수신 모뎀 참조 설계 추가

• 외부 메모리 라이브러리 추가

• 추가됨 외부 메모리 차단하다

• 새로 추가됨 두 포트 모두에 쓰기 허용 에 매개 변수 DualMem 차단하다

• 매개변수가 변경되었습니다. AvalonMMSlave설정 차단하다

• BusStimulus 및 BusStimulus 추가File메모리 매핑된 레지스터에 대한 리더 블록 설계 examp르.

• AvalonMMSlaveSettings 블록이 추가되었으며 DSP Builder > Avalon 인터페이스 > Avalon-MM 슬레이브 메뉴 옵션

• 제어 및 신호 블록에서 버스 매개변수 제거

• 다음 디자인을 제거했습니다.amp레:

— 색 공간 변환기(리소스 공유 접기)

— 계수 업데이트로 FIR 필터 보간

— 원시 FIR 필터(자원 공유 접기)

— 싱글-Stage IIR 필터(자원 공유 접기)

— 3초tage IIR 필터(자원 공유 접기)

• system-in-the-loop 지원 추가

• 새 블록이 추가되었습니다.

— 부동 소수점 분류기

— 부동 소수점 곱셈 누적

— 수학 블록에 빗변 기능 추가

• 디자인 추가amp레:

— 색 공간 변환기

— 복잡한 FIR

— Primitive Blocks의 CORDIC

— 파고율 감소

— 접이식 전나무

— 가변 정수율 데시메이션 필터

— 벡터 정렬 – 순차 및 반복

— 파고율 감소

— 합성 가능한 테스트벤치를 갖춘 직접 RF

— 동적 데시메이션 필터

— 재구성 가능한 데시메이션 필터

— 가변 정수율 데시메이션 필터

• 리소스 공유 폴더 제거

• 업데이트된 ALU 폴더

• Cyclone III 및 Stratix III 장치에 대한 지원 제거

• 향상 DSP Builder 실행 ModelSim 이제 최상위 설계 또는 개별 하위 모듈에 대해 ModelSim을 실행할 수 있는 옵션

• HDL 생성을 디렉터리 계층 구조가 아닌 장치 수준 디렉터리(지정된 대상 RTL 디렉터리 아래)로 변경했습니다.

• 버스 인터페이스에 읽기 신호 추가

• FIFO에 투명 포트 추가

• 더 이상 사용되지 않는 13개 FFT 블록

• 새로운 디자인 추가amp레:

— 배압을 갖춘 Avalon-ST 인터페이스(입력 및 출력 FIFO 버퍼)

— 배압을 갖춘 Avalon-ST 인터페이스(출력 FIFO 버퍼)

— 고정 소수점 수학 함수

— CORDIC을 사용한 분수 제곱근

— 노멀라이저

— 병렬 FFT

— 병렬 부동 소수점 FFT

— CORDIC을 사용한 제곱근

— 전환 가능한 FFT/iFFT

— 가변 크기 고정 소수점 FFT

— BitReverseCoreC 블록이 없는 가변 크기 고정 소수점 FFT

— 가변 크기 고정 소수점 iFFT

— BitReverseCoreC 블록이 없는 가변 크기 고정 소수점 iFFT

— 가변 크기 부동 소수점 FFT

— BitReverseCoreC 블록이 없는 가변 크기 부동 소수점 FFT

— 가변 크기 부동 소수점 iFFT

— BitReverseCoreC 블록이 없는 가변 크기 부동 소수점 iFFT

• 새 블록이 추가되었습니다.

— 고정 지연

— 활성화된 지연 라인

— 피드백 지연 활성화

— FFT2P, FFT4P, FFT8P, FFT16P, FFT32P 및 FFT64P

— FFT2X, FFT4X, FFT8X, FFT16X, FFT32X 및 FFT64X

— FFT2, FFT4, VFFT2 및 VFFT4

— 일반 Multitwiddle 및 일반 Twiddle (GeneralMultiTwiddle, GeneralTwiddle)

— 하이브리드 FFT(Hybrid_FFT)

— 병렬 파이프라인 FFT(PFFT_Pipe)

- 준비가 된

— 아리아 GX

— 사이클론 II

— HardCopy II, HardCopy III 및 HardCopy IV

— Stratix, Stratix II, Stratix GX 및 Stratix II GX

• ALU 폴딩 흐름 개선

• Math 블록에 새로운 기능을 추가했습니다.

• 새로운 디자인 추가amp레:

— 가변 정밀도 실시간 FFT

— 계수 업데이트로 FIR 필터 보간

— 시간 지연 빔포머

• 새 블록이 추가되었습니다.

— 고정 지연

— 다항식

- TwiddleAngle

— TwiddleROM 및 TwiddleROMF

— VariableBitReverse

- VFFT

• 새로운 ModelPrim 블록을 추가했습니다.

— 상수 다중

- 나누다

- 최소 최대

— 부정

- 스칼라 곱

• 9개의 새로운 FFT 블록 추가

• 10개의 새로운 FFT 데모를 추가했습니다.

• 향상된 정밀도 부동 소수점 옵션이 추가되었습니다.

• 다음과 같은 새로운 ModelPrim 블록이 추가되었습니다.

— AddSub

— AddSubFused

— CmpCtrl

- 수학

— 최대 및 최소

— MinMaxCtrl

- 둥근

— 트리거

• 다음과 같은 새로운 FFT 블록이 추가되었습니다.

— 가장자리 감지(EdgeDetect)

— 펄스 분배기(PulseDivider)

— 펄스 곱셈기(PulseMultiplier)

— 자연 출력을 사용한 비트 역방향 FFT(FFT_BR_Natural)

• 다음과 같은 새로운 FIR 디자인을 추가했습니다.amp레:

— 슈퍼ampFIR 필터 데시메이팅

— 슈퍼amp르 분수 FIR 필터

• AC 모터(ALU 폴딩 포함) 설계에 대한 위치, 속도 및 전류 제어를 추가했습니다. example