Intel FPGA-д зориулсан DSP Builder
Бүтээгдэхүүний мэдээлэл
Бүтээгдэхүүнийг Intel FPGA-д зориулсан DSP Builder гэж нэрлэдэг. Энэ нь хэрэглэгчдэд Intel FPGA дээр дижитал дохио боловсруулах (DSP) алгоритмыг боловсруулж хэрэгжүүлэх боломжийг олгодог програм хангамжийн хэрэгсэл юм. Энэхүү хэрэгсэл нь The MathWorks MATLAB болон Simulink хэрэглүүртэй нэгдсэн график интерфэйсээр хангадаг бөгөөд хэрэглэгчдэд блок диаграмын аргыг ашиглан DSP системийг зохион бүтээх боломжийг олгодог. Энэхүү хэрэгсэл нь өөр өөр хувилбартай бөгөөд хамгийн сүүлийн хувилбар нь 22.4. Бүтээгдэхүүн нь хэд хэдэн засвар хийгдсэн бөгөөд хувилбар бүрд шинэ боломжууд, алдаа засварууд болон сайжруулалтуудыг оруулсан болно. Хяналтын түүхийн хүснэгт нь хувилбар бүрт хийсэн өөрчлөлтүүдийн хураангуйг өгдөг. Бүтээгдэхүүн нь стандарт блоксет ба дэвшилтэт блоксет гэсэн хоёр хувилбартай. Стандарт блоксетийг Intel Quartus Prime Standard Edition-д ашиглах боломжтой бол дэвшилтэт блоксетийг Intel Quartus Prime Pro Edition болон Intel Quartus Prime Standard Edition-д ашиглах боломжтой. Бүтээгдэхүүн нь зөв суурилуулах, ашиглахад шаардагдах системийн шаардлагуудтай. Энэ нь MATLAB-ийн 64 битийн хувилбаруудыг дэмждэг MathWorks MATLAB болон Simulink хэрэгслийн ядаж нэг хувилбарыг шаарддаг. Intel Quartus Prime програм хангамжийн хувилбар нь ашиглагдаж буй Intel FPGA-д зориулсан DSP Builder-ийн хувилбартай тохирч байх ёстой. Дэвшилтэт блоксет нь бүх үйл ажиллагаанд Simulink тогтмол цэгийн төрлүүдийг ашигладаг бөгөөд Simulink Fixed Point-ийн лицензтэй хувилбаруудыг шаарддаг. Intel нь мөн DSP System Toolbox болон Communications System Toolbox-ийг нэмэлт функцээр ашиглахыг зөвлөж байна.
Бүтээгдэхүүнийг ашиглах заавар
- Таны ажлын станц дээр MathWorks MATLAB болон Simulink хэрэгслийн нийцтэй хувилбар суулгасан эсэхээ шалгаарай. Энэхүү хэрэгсэл нь зөвхөн MATLAB-ийн 64 битийн хувилбаруудыг дэмждэг.
- Та Intel Quartus Prime програмын тохирох хувилбарыг суулгасан эсэхээ шалгаарай. Энэ хувилбар нь таны ашиглаж буй Intel FPGA-д зориулсан DSP Builder-ийн хувилбартай тохирч байх ёстой.
- Intel FPGA-д зориулсан DSP Builder програмыг ажиллуулж график интерфэйсийг нээнэ үү.
- Хэрэгслийн өгсөн блок диаграмын аргыг ашиглан DSP системээ зохион бүтээгээрэй. Хүссэн алгоритмаа бүтээхийн тулд боломжтой блокууд болон функцуудыг ашиглана уу.
- Урьдчилгаа аваарайtagТаны дизайн дахь бүх үйлдэлд зориулсан Simulink тогтмол цэгийн төрлүүдийн e. Simulink Fixed Point-д шаардлагатай лицензүүд байгаа эсэхийг шалгаарай.
- Хэрэв танд нэмэлт функц хэрэгтэй бол Intel-ээс санал болгож буй DSP System Toolbox болон Communications System Toolbox-ийг ашиглана уу.
- Таны дизайн дууссаны дараа та шаардлагатай зүйлийг үүсгэж болно fileIntel FPGA програмчлахад зориулагдсан.
Эдгээр ашиглалтын зааврыг дагаснаар та Intel FPGA-д зориулсан DSP Builder ашиглан Intel FPGA дээр DSP алгоритмуудыг үр дүнтэй боловсруулж, хэрэгжүүлэх боломжтой болно.
Intel® FPGA-д зориулсан DSP Builder хувилбарын тэмдэглэл
Холбогдох мэдээлэл
- Мэдлэгийн сан
- Програм хангамж суурилуулах, лиценз олгох
Эррата
Алдаа гэдэг нь бүтээгдэхүүний хэвлэгдсэн үзүүлэлтээс хазайхад хүргэж болзошгүй үйл ажиллагааны согог эсвэл алдаа юм. Баримт бичгийн асуудалд алдаа, тодорхойгүй тайлбар, одоо хэвлэгдсэн техникийн үзүүлэлтүүд эсвэл бүтээгдэхүүний баримт бичгийн орхигдсон асуудлууд орно.
Алдаа болон алдаанд өртсөн хувилбаруудын талаарх бүрэн мэдээллийг Intel®-ийн Мэдлэгийн сангийн хуудаснаас авна уу. webсайт.
Холбогдох мэдээлэл
Мэдлэгийн сан
Intel FPGAs Advanced Blockset Revision History-д зориулсан DSP Builder
| Хувилбар | Огноо | Тодорхойлолт |
| 22.4 | 2022.12.12 | Нэмэгдсэн матриц үржүүлэх хөдөлгүүрийн загвар Example. |
| 22.3 | 2022.09.30 | • Сайжруулсан гүйцэтгэл:
— DSP Builder одоо FP16 болон Bfloat16-д зориулсан FP DSP блокыг зөв дугуйлсан, Нэмэх, Дэд or AddSub Intel Agilex төхөөрөмж дээр — DSP Builder блокийн экспоненциал болон натурал бүртгэлд зориулсан DSP хүнд болон DSP хөнгөн архитектурт хандах боломжийг олгосон. - FP16 ба FP19 гэсэн хоёр бага нарийвчлалтай FP форматын FP FFT логик хэрэглээг сайжруулсан. • Platform Designer дахь DSP Builder загварыг бусад IP-тэй нэгтгэсэн. — DSP Builder нь задлахгүй боловч (заавал биш) нарийн төвөгтэй дохионы векторуудыг нэг сувгийн нэгж болгон хамтад нь хадгалдаг. — Та мөн сувагт тусгай үүрэг оноож болно. DSP Builder нь интерфэйсийг DSP Builder загварын нэрээр угтвар болгосноор өвөрмөц нэртэй олон суваг автоматаар хуваарилдаг. • өгөгдмөл тохиргоог сайжруулсан FFT FFT параметрүүдийг өөрчлөх үед алдааг багасгахын тулд блокууд. • Дотоод төлөвийг дахин тохируулах сонголтыг өгсөн FIR халуун дахин тохируулах үед блоклох. • DSP Builder-ийн дизайн дэмждэг Simulink блокуудыг агуулсан номын сан нэмэгдсэн. |
| 22.2 | 2022.03.30 | Дотоод давталтын тоог бууруулсан CORDIC нөөцийн ашиглалтыг бууруулж, нарийвчлалыг нэмэгдүүлэх блок. |
| үргэлжилсэн… | ||
| Хувилбар | Огноо | Тодорхойлолт |
| 22.1 | 2022.06.30 | • Хоцролын тайланг нэмсэн GPIO блок (хоцрогдлын тайлантай төстэй IO суваг
блокууд). • Ар араасаа эрлийз нэмсэн VFFT блок, FFT дамжуулах хоолойг угаах шаардлагагүйгээр FFT хэмжээ өөрчлөгдөх үед өгөгдлийг тасралтгүй дамжуулахыг дэмждэг. • DSP Builder Advanced Pro-д Intel Cyclone 10 LP, Intel MAX 10, Cyclone IV E+GX-ийн дэмжлэгийг нэмсэн. Та үүсгэсэн RTL-ийг Intel Quartus Std хувилбараар эмхэтгэх ёстой. • Унших хандалтын хяналтын механизмыг өргөтгөсөн SharedMems блок • Хөрвүүлэх замаар сайжруулсан DSP блокийн савлагаа Нэмэх, Дэд, ба Мукс динамик руу AddSub блок |
| 21.4 | 2021.12.30 | Нэмсэн AXI4StreamReceiver болон AXI4 урсгал дамжуулагч руу Дамжуулж байна номын сан |
| 21.3 | 2021.09.30 | • DFT номын санг нэмсэн DFT, ReorderBlock, ба ReorderAndRescale блокууд
• Cyclone V төхөөрөмжүүдийн дэмжлэгийг нэмсэн • DSP Builder санах ойн блокуудад зөвлөх унших хандалтын (RA) хяналтыг нэмсэн • Хялбаршуулсан ар араасаа FFT блоксет нэмсэн • DSP Builder-ийг хувилбарт нийцтэй Intel Quartus Prime суулгах шаардлагагүйгээр бие даан суулгах боломж нэмэгдсэн. |
| 21.1 | 2021.06.30 | • Нэмэгдсэн Хязгаарлагдмал төлөвийн машин блок ба дизайн жишээ ньample.
• MATLAB хувилбарт дэмжлэг нэмсэн: R2020b |
| 20.1 | 2020.04.13 | Төхөөрөмж сонгогчийг хассан Төхөөрөмжийн параметрүүд самбар. |
| 2019.09.01 | Intel Agilex® төхөөрөмжүүдийн дэмжлэгийг нэмсэн. | |
| 19.1 | 2019.04.01 | • float16_m7 (bfloat) болон float19_m10 хоёр шинэ хөвөгч цэгийн төрлийг дэмжсэн.
• Хамааралтай хоцролтын функцийг нэмсэн. • FIFO буфер дүүргэлтийн түвшний тайланг нэмсэн. |
| 18.1 | 2018.09.17 | • HDL импортыг нэмсэн.
• C++ программ хангамжийн загваруудыг нэмсэн. |
| 18.0 | 2018.05.08 | • DSP Builder дизайныг автоматаар дахин тохируулах дэмжлэг нэмсэн. Дахин тохируулахыг багасгах нь дизайны зөв функцийг хадгалахын зэрэгцээ дахин тохируулах шаардлагатай дизайн дахь бүртгэлийн хамгийн бага багцыг тодорхойлдог. DSP Builder-ийн дахин тохируулдаг регистрүүдийн тоог багасгах нь үр дүнгийн чанарыг сайжруулах, өөрөөр хэлбэл талбайг багасгаж, Fmax-ийг нэмэгдүүлэх боломжтой.
• бит талбаруудад зориулсан дэмжлэг нэмсэн SharedMem блок. Эдгээр талбарууд нь одоо байгаа бит талбарын дэмжлэгтэй ижил төстэй ажиллагааг хангадаг RegField болон RegOut блокууд. • DSP Builder загварт VHDL эсвэл Verilog HDL нийлэгждэг загваруудыг агуулсан HDL импортын бета дэмжлэг нэмэгдсэн. Дараа нь та импортын загварыг DSP Builder Simulink бүрэлдэхүүн хэсгүүдтэй хослуулж болно. HDL импорт нь хамгийн бага хэрэглэгчийн интерфэйсийг агуулдаг боловч гар аргаар тохируулах шаардлагатай. Энэ функцийг ашиглахын тулд танд MathWorks HDL Verifier хэрэгслийн лиценз шаардлагатай. |
| 17.1 | 2017.11.06 | • Нэмэгдсэн суперample NCO design example.
• Intel Cyclone® 10 болон Intel Stratix® 10 төхөөрөмжүүдийн дэмжлэгийг нэмсэн. • Устгасан тохиолдлууд Дохио блок. • WYSIWYG сонголтыг устгасан Синтезийн мэдээлэл блок. |
| 17.0 | 2017.05.05 | • Intel нэрээр өөрчилсөн
• Хаагдсан Дохио блок • Гауссын болон санамсаргүй тоо үүсгэгчийн загварыг нэмсэнamples • Хувьсах хэмжээтэй суперс нэмсэнampудирдсан FFT дизайн эксample • Нэмэгдсэн HybridVFFT блок • Нэмэгдсэн GeneralVTwiddle болон GeneralMultVTwiddle блокууд |
| 16.1 | 2016.11.10 | • LTE лавлагааны загварт 4 суваг 2 антенн DUC болон DDC нэмсэн
• BFU_энгийн блок нэмсэн • Стандарт болон Pro хувилбаруудыг үүсгэсэн. Pro нь Arria 10 төхөөрөмжийг дэмждэг; Стандарт нь бусад бүх гэр бүлийг дэмждэг. • хуучирсан Дохио блок • DSP Builder цэсэнд Avalon-MM интерфэйсийн тохиргоог хийх функцийг нэмсэн |
| үргэлжилсэн… | ||
| Хувилбар | Огноо | Тодорхойлолт |
| 16.0 | 2016.05.02 | • Номын сангуудыг өөрчлөн зохион байгуулсан
• MAX 10 төхөөрөмж дээр эвхэх үр дүн сайжирсан • Шинэ загвар нэмэгдсэнamples: - Гауссын санамсаргүй тоо үүсгэгч — DUC_4C4T4R ба DDC_4C4T4R LTE дижитал дээш доош хөрвүүлэлт • Шинэ FFT тайрах стратеги нэмэгдсэн: prune_to_widths() |
| 15.1 | 2015.11.11 | • Хаагдсан Quartus II гүйлт болон Modelsim ажиллуул блокууд
• Цагийг огтлох дэмжлэг нэмсэн • Дахин тохируулах боломжтой FIR шүүлтүүрүүдийг нэмсэн • Сайжруулсан автобусны интерфейс: - Алдаа шалгах, тайлагнах сайжруулсан - Симуляцийн нарийвчлал сайжирсан — Автобусны боол логик хэрэгжилтийг сайжруулсан - Цагийн огтлолцол сайжирсан • Зарим Avalon-MM интерфейсийг өөрчилсөн • Шинэ блок нэмсэн: — Утга барих — Фанут — Түр зогсоох — Vectorfanout • Нэмэгдсэн IIR: бүрэн хувьтай тогтмол цэг ба IIR: бүрэн хувьтай хөвөгч цэгийн демо • Дамжуулах болон хүлээн авах модемийн лавлагааны загварыг нэмсэн |
| 15.0 | 2015 оны тавдугаар сар | • SystemVerilog гаралтын дэмжлэгийг нэмсэн
• Гадаад санах ойн санг нэмсэн • Нэмэгдсэн Гадаад санах ой блок • Шинээр нэмэгдсэн Хоёр порт дээр бичихийг зөвшөөрөх параметр нь DualMem блок • Өөрчлөгдсөн параметрүүдийг асаасан AvalonMMSlaveSettings блок |
| 14.1 | 2014 оны арванхоёрдугаар сар | • Arria 10 хатуу хөвөгч цэгийн блокуудад дэмжлэг нэмсэн
• BusStimulus болон BusStimulus нэмэгдсэнFileУншигчийн блокууд нь санах ойн зураглалтай регистрүүдийн дизайн example. • AvalonMMSlaveSettings блок болон нэмсэн DSP Builder > Avalon Interfaces > Avalon-MM slave цэсийн сонголт • Control and Signal блокуудаас автобусны параметрүүдийг хассан • Дараах загварыг хассанamples: - Өнгөний орон зай хөрвүүлэгч (Нөөц хуваалцах нугалах) — Шинэчлэх коэффициент бүхий FIR шүүлтүүрийг интерполяци хийх — Анхдагч FIR шүүлтүүр (Нөөц хуваалцах нугалах) - Ганц бие-Stage IIR шүүлтүүр (Нөөц хуваалцах нугалах) - Гуравtage IIR шүүлтүүр (Нөөц хуваалцах нугалах) • Системийн системийн дэмжлэгийг нэмсэн • Шинэ блок нэмсэн: — Хөвөгч цэгийн ангилагч — Хөвөгч цэгийн үржвэр хуримтлагдана - Математикийн блокт гипотенузын функц нэмэгдсэн • Нэмэгдсэн дизайн өмнөхamples: - Өнгөний орон зай хувиргагч - Цогцолбор FIR — Primitive Blocks-ийн CORDIC - Crest хүчин зүйлийн бууралт - Эвхэгддэг FIR — Хувьсах бүхэл тоон бууралтын шүүлтүүр — Вектор эрэмбэлэх – дараалсан ба давтагдах |
| үргэлжилсэн… | ||
| Хувилбар | Огноо | Тодорхойлолт |
| • Нэмэгдсэн лавлах загвар:
- Crest хүчин зүйлийн бууралт - Synthesizable Testbench-тэй шууд RF - Динамик хорогдуулах шүүлтүүр — Дахин тохируулж болох тайрах шүүлтүүр — Хувьсах бүхэл тоон бууралтын шүүлтүүр • Нөөц хуваалцах хавтсыг устгасан • ALU фолдерыг шинэчилсэн |
||
| 14.0 | 2014 оны зургадугаар сар | • MAX 10 FPGA-д зориулсан дэмжлэг нэмэгдсэн.
• Cyclone III болон Stratix III төхөөрөмжүүдийн дэмжлэгийг хассан • Сайжруулсан DSP Builder Run ModelSim Энэ нь одоо дээд түвшний дизайн эсвэл тусдаа дэд модулиудад ModelSim-ийг ажиллуулах боломжийг олгодог • HDL-ийн үүслийг сангуудын шатлалаас илүү төхөөрөмжийн түвшний лавлах (заасан зорилтот RTL лавлах дор) болгон өөрчилсөн. • Автобусны интерфейс дээр унших дохио нэмэгдсэн • FIFO дээр тодорхой порт нэмсэн • 13 FFT блок хуучирсан • Шинэ загвар нэмэгдсэнamples: — Буцах даралттай Avalon-ST интерфэйс (Оролт ба гаралтын FIFO буфер). — Буцах даралттай Avalon-ST интерфейс (Гаралтын FIFO буфер). - Тогтмол цэгийн математикийн функцууд — CORDIC ашиглан бутархай квадрат язгуур - Нормалжуулагч - Зэрэгцээ FFT — Зэрэгцээ хөвөх цэгийн FFT — CORDIC ашиглан квадрат язгуур - Солих боломжтой FFT/iFFT — Хувьсах хэмжээтэй тогтмол цэгийн FFT — BitReverseCoreC блокгүй хувьсах хэмжээтэй тогтмол цэгийн FFT — Хувьсах хэмжээтэй тогтмол цэг iFFT — BitReverseCoreC блокгүй хувьсах хэмжээтэй тогтмол цэг iFFT — Хувьсах хэмжээтэй хөвөгч цэгийн FFT — BitReverseCoreC блокгүй хувьсах хэмжээтэй хөвөгч цэгийн FFT — Хувьсах хэмжээтэй хөвөгч цэг iFFT — BitReverseCoreC блокгүй хувьсах хэмжээтэй хөвөгч цэг iFFT • Шинэ блок нэмсэн: - Зангуу саатал - Хойшлуулах шугамыг идэвхжүүлсэн - Санал хүсэлтийн саатлыг идэвхжүүлсэн — FFT2P, FFT4P, FFT8P, FFT16P, FFT32P, болон FFT64P — FFT2X, FFT4X, FFT8X, FFT16X, FFT32X, болон FFT64X — FFT2, FFT4, VFFT2, VFFT4 — Ерөнхий Multitwiddle болон Ерөнхий Twiddle (ЕрөнхийMultiTwiddle, GeneralTwiddle) — Hybrid FFT (Hybrid_FFT) - Зэрэгцээ шугам хоолой FFT (PFFT_Pipe) - Бэлэн |
| 13.1 | 2013 оны арваннэгдүгээр сар | • Дараах төхөөрөмжүүдийн дэмжлэгийг хассан:
- Арриа GX - Циклон II - Хатуу хуулбар II, цаасан хуулбар III, хэвлэмэл хуулбар IV — Stratix, Stratix II, Stratix GX, Stratix II GX • ALU нугалах урсгал сайжирсан • Математикийн блокт шинэ функц нэмэгдсэн. |
| үргэлжилсэн… | ||
| Хувилбар | Огноо | Тодорхойлолт |
| • Const, DualMem, LUT блокуудад Simulink fi блокийн сонголтыг нэмсэн
• Шинэ загвар нэмэгдсэнamples: - Хувьсах нарийвчлалтай бодит цагийн FFT — Шинэчлэх коэффициент бүхий интерполяцын FIR шүүлтүүр - Хугацаа саатуулагч цацраг үүсгэгч • Шинэ блок нэмсэн: - Зангуу саатал - Олон гишүүнт - Twiddle Angle — TwiddleROM болон TwiddleROMF - VariableBitReverse - VFFT |
||
| 13.0 | 2013 оны тавдугаар сар | • Төхөөрөмж сонгогчийн шинэ цэсээр шинэчлэгдсэн төхөөрөмжийн блок.
• Шинэ ModelPrim блок нэмсэн: - Const Mult -Хуваа - Хамгийн бага - Үгүйсгэх - Скаляр бүтээгдэхүүн • Есөн шинэ FFT блок нэмсэн • Арван шинэ FFT жагсаал нэмсэн |
| 12.1 | 2012 оны арваннэгдүгээр сар | • ALU нугалах функцийг нэмсэн
• Сайжруулсан нарийвчлалтай хөвөх цэгийн сонголтуудыг нэмсэн • Дараах шинэ ModelPrim блокуудыг нэмсэн: - AddSub - AddSubFused - CmpCtrl - Математик - Хамгийн их ба хамгийн бага - MinMaxCtrl - Дугуй - Триг • Дараах шинэ FFT блокуудыг нэмсэн: - Ирмэг илрүүлэх (EdgeTetect) - Импульс хуваагч (PulseDivider) — Импульсийн үржүүлэгч (PulseMultiplier) - Байгалийн гаралттай бит-урвуу FFT (FFT_BR_Natural) • Дараах шинэ FIR дизайныг нэмсэнamples: -Суперуудample decimating FIR filter -Суперуудample бутархай FIR шүүлтүүр • Хувьсах гүйдлийн моторын байрлал, хурд, гүйдлийн хяналтыг нэмсэн (ALU эвхдэг) загварample |
Холбогдох мэдээлэл
DSP Builder Advanced Blockset гарын авлага
Системийн шаардлага
- Intel FPGA-д зориулсан DSP Builder нь MathWorks MATLAB болон Simulink хэрэгслүүд болон Intel Quartus® Prime программ хангамжтай нэгдсэн.
- Intel FPGA-д зориулсан DSP Builder-ийг суулгахаасаа өмнө MathWorks MATLAB болон Simulink хэрэгслийн ядаж нэг хувилбар таны ажлын станц дээр байгаа эсэхийг шалгаарай. Та Intel Quartus Prime программ хангамж болон Intel FPGA-д зориулсан DSP Builder-ийн ижил хувилбарыг ашиглах хэрэгтэй. Intel FPGA-д зориулсан DSP Builder нь зөвхөн MATLAB-ийн 64 битийн хувилбаруудыг дэмждэг.
- V18.0-аас эхлэн Intel FPGA-д зориулсан DSP Builder дэвшилтэт блоксетийг Intel Quartus Prime Pro Edition болон Intel Quartus Prime Standard Edition-д ашиглах боломжтой. Intel FPGA стандарт блоксетод зориулсан DSP Builder нь зөвхөн Intel Quartus Prime Standard Edition-д зориулагдсан.
Хүснэгт 2. Intel FPGA-д зориулсан DSP Builder MATLAB хамаарал
| Хувилбар | MATLAB-ийн дэмжигдсэн хувилбарууд | ||
| DSP Builder стандарт блоксет | DSP Builder Advanced Blockset | ||
| Intel Quartus Prime стандарт хувилбар | Intel Quartus Prime Pro хувилбар | ||
| 22.4 | Боломжгүй | R2022a R2021b R2021a R2020b R2020a | |
| 22.3 | Боломжгүй | R2022a R2021b R2021a R2020b R2020a | |
| 22.1 | Боломжгүй | R2021b R2021a R2020b R2020a R2019b | |
| 21.3 | Боломжгүй | R2021a R2020b R2020a R2019b R2019a | |
| 21.1 | Боломжгүй | R2020b R2020a R2019b R2019a R2018b | |
| 20.1 | Боломжгүй | R2019b R2019a R2018b R2018a R2017b R2017a | |
| 19.3 | Боломжгүй | R2019a R2018b R2018a R2017b | |
| үргэлжилсэн… | |||
| Хувилбар | MATLAB-ийн дэмжигдсэн хувилбарууд | ||
| DSP Builder стандарт блоксет | DSP Builder Advanced Blockset | ||
| Intel Quartus Prime стандарт хувилбар | Intel Quartus Prime Pro хувилбар | ||
| R2017a R2016b | |||
| 19.1 | Дэмжигдээгүй | R2013a | R2018b R2018a R2017b R2017a R2016b |
| 18.1 | R2013a | R2013a | R2018a R2017b R2017a R2016b |
| 18.0 | R2013a | R2013a | R2017b R2017a R2016b R2016a R2015b |
| 17.1 | R2013a | R2013a | R2016a R2015b R2015a R2014b R2014a R2013b |
Жич:
Intel FPGA-д зориулсан DSP Builder нь бүх үйл ажиллагаанд Simulink тогтмол цэгийн төрлүүдийг ашигладаг бөгөөд Simulink Fixed Point-ийн лицензтэй хувилбаруудыг шаарддаг. Intel мөн DSP System Toolbox болон Communications System Toolbox-ийг санал болгож байнаamples use.
Холбогдох мэдээлэл
Intel програм хангамж суурилуулах, лицензжүүлэх.
Intel® FPGA-д зориулсан DSP Builder хувилбарын тэмдэглэл 9
Баримт бичиг / нөөц
 |
Intel FPGA-д зориулсан intel DSP Builder [pdf] Хэрэглэгчийн гарын авлага Intel FPGA-д зориулсан DSP Builder, Intel FPGAs, Intel FPGAs, FPGA-д зориулсан бүтээгч |