Tógálaí DSP do FPGAanna Intel
Eolas Táirge
Tugtar DSP Builder ar an táirge do FPGAanna Intel. Is uirlis bogearraí é a ligeann d’úsáideoirí halgartaim próiseála comhartha digiteacha (DSP) a dhearadh agus a chur i bhfeidhm ar FPGAanna Intel. Soláthraíonn an uirlis comhéadan grafach a chomhtháthaíonn leis an uirlis MathWorks MATLAB agus Simulink, a ligeann d'úsáideoirí córais DSP a dhearadh ag baint úsáide as cur chuige blocléaráide. Tá leaganacha éagsúla ag an uirlis, agus is é 22.4 an leagan is déanaí. Rinneadh roinnt leasuithe ar an táirge, agus tugadh isteach gnéithe nua, réitigh fabhtanna agus feabhsuithe i ngach athbhreithniú. Soláthraíonn an tábla staire athbhreithnithe achoimre ar na hathruithe a rinneadh i ngach leagan. Tá dhá eagrán blocshraith ag an táirge: an blockset caighdeánach agus an blockset chun cinn. Tá an blocshraith chaighdeánach ar fáil do Intel Quartus Prime Standard Edition, agus tá an t-ardbhloic ar fáil do Intel Quartus Prime Pro Edition agus Intel Quartus Prime Standard Edition. Tá ceanglais chórais ag an táirge ar gá iad a chomhlíonadh le haghaidh suiteáil agus úsáid chuí. Teastaíonn leagan amháin ar a laghad den uirlis MathWorks MATLAB agus Simulink, le tacaíocht do leaganacha 64-giotán de MATLAB. Ba cheart go mbeadh leagan bogearraí Intel Quartus Prime ag teacht leis an leagan de DSP Builder do Intel FPGAanna atá in úsáid. Úsáideann an t-ardbhlocset cineálacha pointí seasta Simulink le haghaidh gach oibríochta agus éilíonn sé leaganacha ceadúnaithe de Pointe Seasta Simulink. Molann Intel freisin Bosca Uirlisí an Chórais DSP agus Bosca Uirlisí an Chórais Chumarsáide le haghaidh feidhmiúlacht bhreise.
Treoracha Úsáide Táirge
- Cinntigh go bhfuil leagan comhoiriúnach den uirlis MathWorks MATLAB agus Simulink suiteáilte ar do stáisiún oibre. Ní thacaíonn an uirlis ach le leaganacha 64-giotán de MATLAB.
- Déan cinnte go bhfuil an leagan cuí de bhogearraí Intel Quartus Prime suiteáilte agat. Ba cheart go mbeadh an leagan ag teacht leis an leagan de DSP Builder do Intel FPGAanna atá in úsáid agat.
- Seoladh Tógálaí DSP le haghaidh FPGAanna Intel agus oscail an comhéadan grafach.
- Dear do chóras DSP ag baint úsáide as an gcur chuige blocléaráide a sholáthraíonn an uirlis. Bain úsáid as na bloic agus na gnéithe atá ar fáil a thógáil do algartam inmhianaithe.
- Tóg advantage de na cineálacha pointí seasta Simulink do gach oibríocht i do dhearadh. Cinntigh go bhfuil na ceadúnais riachtanacha agat le haghaidh Pointe Seasta Simulink.
- Má theastaíonn feidhmiúlacht bhreise uait, smaoinigh ar Bosca Uirlisí an Chórais DSP agus Bosca Uirlisí an Chórais Chumarsáide a úsáid, atá molta ag Intel.
- Nuair a bheidh do dhearadh críochnaithe, is féidir leat an méid is gá a ghiniúint files chun FPGA Intel a ríomh.
Trí na treoracha úsáide seo a leanúint, beidh tú in ann halgartaim DSP a dhearadh agus a chur i bhfeidhm go héifeachtach ar FPGAanna Intel ag baint úsáide as Tógálaí DSP le haghaidh FPGAanna Intel.
Tógálaí DSP le haghaidh Nótaí Eisiúna Intel® FPGAs
Eolas Gaolmhar
- Bonn Eolais
- Suiteáil agus Ceadúnú Bogearraí
Earráid
Is lochtanna nó earráidí feidhmiúla iad errata, rud a d’fhéadfadh imeacht ón táirge ó shonraíochtaí foilsithe. Áirítear le saincheisteanna doiciméadúcháin earráidí, tuairiscí doiléir, nó easnaimh ó shonraíochtaí foilsithe reatha nó doiciméid táirge.
Le faisnéis iomlán a fháil ar earráidí agus na leaganacha a bhfuil tionchar ag earráidí orthu, féach ar an leathanach Bonn Eolais den Intel® websuíomh.
Eolas Gaolmhar
Bonn Eolais
Tógálaí DSP le haghaidh Stair Athbhreithnithe Casta Blockset Intel FPGA
| Leagan | Dáta | Cur síos |
| 22.4 | 2022.12.12 | Maitrís Curtha Leis Iolrú Innill Design Example. |
| 22.3 | 2022.09.30 | • Feidhmíocht fheabhsaithe:
— Úsáideann DSP Builder an bloc FP DSP le haghaidh FP16 agus Bfloat16 anois, arna chothromú i gceart, Cuir, Fo or AddSub ar fheistí Intel Agilex — Soláthraíodh rochtain ar ailtireachtaí troma agus éadroma DSP le haghaidh logáil easpónantúil agus nádúrtha i mblocset Tógálaí DSP. — úsáid fheabhsaithe loighce FP FFT do dhá fhormáid FP le cruinneas níos ísle: FP16 agus FP19. • Comhtháthú feabhsaithe de dhearaí Tógálaí DSP le IP eile i nDearthóir Ardán. — Ní dhírollaíonn DSP Builder ach coinníonn sé veicteoirí de chomharthaí casta (go roghnach) le chéile mar aonán seoladáin amháin. — Is féidir leat ról saincheaptha a shannadh don seoladán freisin. Sannann DSP Builder go huathoibríoch seoladáin iolracha le hainmneacha uathúla tríd an gcomhéadan a réamhshocrú le hainm múnla DSP Builder. • Feabhsaíodh cumraíocht réamhshocraithe an FFT bloic chun earráidí a íoslaghdú agus paraiméadair FFT á athrú. • Ar choinníoll rogha a athshocrú an staid inmheánach an FIR bloc le linn athshocrú te. • Cuireadh leabharlann leis ina bhfuil na bloic Simulink a thacaíonn dearthaí DSP Builder leo. |
| 22.2 | 2022.03.30 | Líon atriallta inmheánach laghdaithe isteach CORDIC bloc chun úsáid acmhainní a laghdú agus cruinneas a mhéadú. |
| ar lean… | ||
| Leagan | Dáta | Cur síos |
| 22.1 | 2022.06.30 | • Tuairisciú latency curtha leis an GPIO bloc (cosúil le tuairisciú latency ar an Cainéal IO
bloic). • Cuireadh hibrideach cúl le cúl leis VFFT bloc, a thacaíonn le sruthú leanúnach sonraí nuair a athraíonn méid an FFT gan an píblíne FFT a shruthlú. • Tacaíocht bhreise do Intel Cyclone 10 LP, Intel MAX 10, Cyclone IV E+GX in DSP Builder Advanced Pro. Ní mór duit an RTL ginte a thiomsú le heagrán Intel Quartus Std. • An mheicníocht rialaithe rochtana inléite a leathnú chuig RoinnteMems bloc • Pacáil bloc DSP feabhsaithe trí thiontú Cuir, Fo, agus Mux go dinimiciúil AddSub bloc |
| 21.4 | 2021.12.30 | Curtha leis Glacadóir AXI4Stream agus AXI4StreamTransmitter chuig an Sruthú leabharlann |
| 21.3 | 2021.09.30 | • Cuireadh Leabharlann DFT leis DFT, AthordúBloc, agus AthordúAndRescale bloic
• Tacaíocht bhreise le haghaidh feistí Cyclone V • Cuireadh rialuithe comhairleacha rochtana léite (RA) le bloic chuimhne DSP Builder • Cuireadh blocshraith simplithe FFT cúl le cúl leis • Cumas breise chun DSP Builder a shuiteáil ina aonar gan suiteáil Intel Quartus Prime atá comhoiriúnach le leagan a bheith ag teastáil |
| 21.1 | 2021.06.30 | • Curtha leis Meaisín Stáit Chríochnaithe bloc agus dearadh example.
• Tacaíocht bhreise do leagan MATLAB: R2020b |
| 20.1 | 2020.04.13 | Baineadh an roghnóir gléis isteach Paraiméadair Gléas painéal. |
| 2019.09.01 | Tacaíocht bhreise le haghaidh feistí Intel Agilex®. | |
| 19.1 | 2019.04.01 | • Tacaíocht bhreise do dhá chineál nua snámhphointe snámhphointe16_m7 (bfloat) agus snámhphointe19_m10.
• Gné latency cleithiúnach breise. • Cuireadh tuairisciú leibhéal líonta maoláin FIFO leis. |
| 18.1 | 2018.09.17 | • Cuireadh allmhairiú HDL leis.
• Cuireadh samhlacha bogearraí C++ leis. |
| 18.0 | 2018.05.08 | • Tacaíocht bhreise le hathshocrú uathoibríoch a íoslaghdú ar dhearaí Tógálaí DSP. Cinneann íoslaghdú athshocraithe an tacar íosta clár i ndearadh a dteastaíonn athshocrú uathu, agus feidhmiúlacht cheart an dearaidh á choinneáil ag an am céanna. D'fhéadfadh laghdú a dhéanamh ar líon na gclár a athshocraíonn DSP Builder torthaí níos fearr a thabhairt ie limistéar laghdaithe agus Fmax méadaithe.
• Cuireadh tacaíocht do réimsí giotán leis an RoinnteMem bloc. Soláthraíonn na réimsí seo feidhmiúlacht cosúil leis an tacaíocht réimse giotán atá ann cheana féin sa Réimse agus RegOut bloic. • Tacaíocht béite breise le haghaidh allmhairiú HDL, a ionchorpraíonn dearaí in-sintéise VHDL nó Verilog HDL isteach i ndearadh Tógálaí DSP. Is féidir leat ansin an dearadh iompórtáilte a chomhshamhlú le comhpháirteanna DSP Builder Simulink. Cuimsíonn allmhairiú HDL comhéadan úsáideora íosta, ach tá gá le roinnt socrú láimhe. Chun an ghné seo a úsáid, teastaíonn ceadúnas uait don uirlis Fíoraithe MathWorks HDL. |
| 17.1 | 2017.11.06 | • Sár-s curtha leisample NCO dearadh example.
• Tacaíocht bhreise do ghléasanna Intel Cyclone® 10 agus Intel Stratix® 10. • Baineadh cásanna de Comharthaí bloc. • Scriosadh an rogha WYSIWYG ar siúl SynthesisInfo bloc. |
| 17.0 | 2017.05.05 | • Athbhrandáil mar Intel
• Tréigthe Comharthaí bloc • Cuireadh dearadh Gaussach agus Gineadóir Uimhir Randamach leis examples • Cuireadh sárshonraí de mhéid inathraithe leisampdearadh FFT faoi stiúir example • Curtha leis HibridVFFT bloc • Curtha leis GinearáltaVTwiddle agus GinearáltaMultVTwiddle bloic |
| 16.1 | 2016.11.10 | • Cuireadh DUC agus DDC 4-antenna 2-chainéil leis le haghaidh dearadh tagartha LTE
• Cuireadh bloc BFU_simple leis • Cruthaíodh eagráin Chaighdeánacha agus Pro. Tacaíonn Pro le feistí Arria 10; Tacaíonn caighdeánach le gach teaghlach eile. • Rinne an Comharthaí bloc • Feidhmiúlacht bhreise chun socruithe comhéadain Avalon-MM a shocrú sa roghchlár Tógálaí DSP |
| ar lean… | ||
| Leagan | Dáta | Cur síos |
| 16.0 | 2016.05.02 | • Leabharlanna atheagraithe
• Torthaí fillte feabhsaithe ar fheistí MAX 10 • Cuireadh dearadh nua leis examples: — Gineadóir Uimhreacha Randamach na Gailíse — DUC_4C4T4R agus DDC_4C4T4R LTE comhshó digiteach suas agus síos • Cuireadh straitéis nua bearrtha FFT leis: prune_to_widths() |
| 15.1 | 2015.11.11 | • Tréigthe Rith Quartus II agus Rith Modelsim bloic
• Cuireadh tacaíocht trasrianta clog leis • Cuireadh scagairí FIR in-athchumraithe leis • Comhéadain feabhsaithe bus: — Seiceáil earráidí agus tuairisciú feabhsaithe — Cruinneas ionsamhlúcháin feabhsaithe — Cur i bhfeidhm feabhsaithe loighce sclábhaithe bus — Trasnú cloig feabhsaithe • D'athraigh roinnt comhéadain Avalon-MM • Cuireadh bloic nua leis: — Gabháil Luachanna — Fanout — Sos — Fan amach veicteoir • IIR breise: lánráta seasta-phointe agus IIR: taispeánann snámhphointe lánráta • Curtha leis, tarchuir agus faigh dearadh tagartha móideim |
| 15.0 | Bealtaine 2015 | • Tacaíocht bhreise d'aschur SystemVerilog
• Cuireadh leabharlann cuimhní cinn seachtracha leis • Curtha leis Cuimhne Sheachtrach bloc • Cuireadh nua leis Ceadaigh scríobh ar an dá phort paraiméadar go DualMem bloc • Paraiméadair athraithe ar siúl Socruithe AvalonMMslave bloc |
| 14.1 | Nollaig 2014 | • Tacaíocht bhreise le haghaidh 10 mbloc crua-snámhphointe Arria
• Cuireadh BusStimulus agus BusStimulus leisFileBloic léitheora do chláir atá léarscáilithe le cuimhne dearadh example. • Cuireadh bloc AvalonMMSlaveSettings agus Tógálaí DSP > Comhéadain Avalon > Sclábhaí Avalon-MM rogha roghchláir • Paraiméadair bus bainte de na bloic Rialaithe agus Comhartha • Baineadh an dearadh seo a leanas examples: — Tiontaire Datha Spáis (Fillte Roinnte Acmhainní) — Scagaire FIR a idirshuí le Comhéifeachtaí Nuashonraithe — Scagaire FIR primitive (Fillte Roinnte Acmhainní) — Aonair-Stage Scagaire IIR (Fillte Roinnte Acmhainní) — Trí-stage Scagaire IIR (Fillte Roinnte Acmhainní) • Cuireadh tacaíocht córas-i-an-lúb leis • Cuireadh bloic nua leis: — Aicmitheoir snámhphointe — Iolrú ar snámhphointe — Cuireadh feidhm taobhagánúsáide le bloc matamaitice • Dearadh breise examples: - Dath tiontaire spáis — FIR Coimpléasc — CORDIC ó Bhloic Phrimitive — Laghdú fachtóir suaitheantas — FIR fillte — Scagaire Dímheasta Ráta Sláine Athraitheach — Sórtáil veicteora – seicheamhach agus atriallach |
| ar lean… | ||
| Leagan | Dáta | Cur síos |
| • Dearaí tagartha curtha leis:
— Laghdú fachtóir suaitheantas — RF Díreach le Testbench Sintéisithe — Scagaire Dímheasa Dinimiciúla — Scagaire Deiridh In-athchumraithe — Scagaire Dímheasta Ráta Sláine Athraitheach • Baineadh an fillteán comhroinnte acmhainní • Fillteán ALU nuashonraithe |
||
| 14.0 | Meitheamh 2014 | • Tacaíocht bhreise do MAX 10 FPGA.
• Tacaíocht bainte d'fheistí Cyclone III agus Stratix III • Feabhsaithe Rith Tógálaí DSP ModelSim rogha, a ligeann duit anois ModelSim a rith don dearadh ardleibhéil nó d’fho-mhodúil aonair • Athraíodh giniúint HDL isteach san eolaire leibhéal an ghléis (faoin sprioc-eolaire RTL sonraithe) seachas in ordlathas eolaire • Cuireadh comhartha léite ar chomhéadan an bhus • Cuireadh port soiléir leis ar an FIFO • 13 bhloc FFT i léig • Cuireadh dearadh nua leis examples: — Comhéadan Avalon-ST (Maolán Ionchur agus Aschuir FIFO) le cúlbhrú — Comhéadan Avalon-ST (Maolán Aschuir FIFO) le Cúlbhrú — Feidhmeanna matamaitice pointe seasta — Fréamh chearnógach codánach ag baint úsáide as CORDIC — Normalizer — FFT comhthreomhar — FFT Comhthreomhar Snámh - Fréamh cearnach ag baint úsáide as CORDIC — FFT/iFFT inaistrithe — FFT Pointe Seasta Athraitheach Méid — FFT Pointe Seasta Athraitheach Méid gan Bloc BitReverseCoreC — Méid Athraitheach Pointe Seasta iFFT — iFFT Pointe Seasta Athraitheach Méid gan Bloc BitReverseCoreC — FFT Snámhphointe Méid Athraitheach — FFT Snámhphointe Méid Athraitheach gan Bloc BitReverseCoreC — Méid Athraitheach-Pointe Snámh iFFT — iFFT Snámhphointe Méid Athraitheach gan Bloc BitReverseCoreC • Cuireadh bloic nua leis: — Moill Ancaire — Líne Moill Cumasaithe — Moill Aiseolais Cumasaithe — FFT2P, FFT4P, FFT8P, FFT16P, FFT32P, agus FFT64P — FFT2X, FFT4X, FFT8X, FFT16X, FFT32X, agus FFT64X — FFT2, FFT4, VFFT2, agus VFFT4 — Iolrú Ginearálta agus Leathcheann Ginearálta (GeneralMultiTwiddle, GeneralTwiddle) — FFT Hibrid (Hybrid_FFT) — FFT Píblíne Comhuaineach (PFFT_Pipe) — Réidh |
| 13.1 | Samhain 2013 | • Baineadh tacaíocht do na gléasanna seo a leanas:
— Arria GX — Cioclon II — Crua-chóip II, Cóip Chrua III, agus Cóip Chrua IV — Stratix, Stratix II, Stratix GX, agus Stratix II GX • Sreabhadh fillte ALU feabhsaithe • Cuireadh feidhmeanna nua le bloc Mata. |
| ar lean… | ||
| Leagan | Dáta | Cur síos |
| • Cuireadh rogha bloc Simulink fi le bloic Const, DualMem, agus LUT
• Cuireadh dearadh nua leis examples: — FFT fíor-ama inathraithe-beachtais — Scagaire FIR a idirshuí le comhéifeachtaí nuashonraithe — Cruthaitheoir bíomaí ama • Cuireadh bloic nua leis: — Moill Ancaire — Ilchineálach — TwddleAngle — TwiddleROM agus TwiddleROMF — AthrógBitReverse — VFFT |
||
| 13.0 | Bealtaine 2013 | • Bloc gléas nuashonraithe le roghchlár Roghnóir Gléas nua.
• Cuireadh bloic nua ModelPrim leis: — Const Mult — Roinn — MinMax — Negate — Táirge Scalar • Cuireadh naoi mbloc nua FFT leis • Cuireadh deich dtaispeántas nua FFT leis |
| 12.1 | Samhain 2012 | • Cuireadh gné fillte ALU leis
• Cuireadh roghanna feabhsaithe beachtas snámhphointe leis • Cuireadh na bloic ModelPrim nua seo a leanas leis: — AddSub — AddSubFused — CmpCtrl — Math — Uasmhéid agus Íosta — MinMaxCtrl — Babhta — Tréig • Cuireadh na bloic FFT nua seo a leanas leis: — Braith Imeall (EdgeDetect) — Roinnteoir Pulse (PulseDivider) — Iolraitheoir Pulse (PulseMultiplier) — Giotán droim ar ais FFT le hAchur Nádúrtha (FFT_BR_Natural) • Cuireadh an dearadh nua FIR examples: — Sár-sample scagaire FIR decimating — Sár-sample scagaire codánach FIR • Cuireadh suíomh, luas, agus rialú reatha do mhótair AC (le fillte ALU) leis example |
Eolas Gaolmhar
Lámhleabhar Blockset Casta Tógálaí DSP
Riachtanais Chórais
- Comhtháthaíonn Tógálaí DSP do FPGAanna Intel le huirlisí MathWorks MATLAB agus Simulink agus le bogearraí Intel Quartus® Prime.
- Cinntigh go bhfuil leagan amháin ar a laghad den uirlis MathWorks MATLAB agus Simulink ar fáil ar do stáisiún oibre sula suiteálann tú DSP Builder le haghaidh FPGAanna Intel. Ba cheart duit an leagan céanna de bhogearraí Intel Quartus Prime agus Tógálaí DSP a úsáid le haghaidh FPGAanna Intel. Ní thacaíonn DSP Tógálaí le haghaidh FPGAanna Intel ach le leaganacha 64-giotán de MATLAB.
- Ó v18.0, tá DSP Tógálaí le haghaidh blocshraith chun cinn Intel FPGA ar fáil le haghaidh Intel Quartus Prime Pro Edition agus Intel Quartus Prime Standard Edition. Níl DSP Builder le haghaidh blocshraith chaighdeánach Intel FPGA ar fáil ach amháin le haghaidh Intel Quartus Prime Standard Edition.
Tábla 2. Tógálaí DSP le haghaidh Spleáchais MATLAB Intel FPGA
| Leagan | Leaganacha Tacaíochta MATLAB | ||
| Blockset Caighdeánach Tógálaí DSP | Blockset Casta Tógálaí DSP | ||
| Intel Quartus Príomh-Eagrán Caighdeánach | Intel Quartus Príomh Eagrán | ||
| 22.4 | Níl sé ar fáil | R2022a R2021b R2021a R2020b R2020a | |
| 22.3 | Níl sé ar fáil | R2022a R2021b R2021a R2020b R2020a | |
| 22.1 | Níl sé ar fáil | R2021b R2021a R2020b R2020a R2019b | |
| 21.3 | Níl sé ar fáil | R2021a R2020b R2020a R2019b R2019a | |
| 21.1 | Níl sé ar fáil | R2020b R2020a R2019b R2019a R2018b | |
| 20.1 | Níl sé ar fáil | R2019b R2019a R2018b R2018a R2017b R2017a | |
| 19.3 | Níl sé ar fáil | R2019a R2018b R2018a R2017b | |
| ar lean… | |||
| Leagan | Leaganacha Tacaíochta MATLAB | ||
| Blockset Caighdeánach Tógálaí DSP | Blockset Casta Tógálaí DSP | ||
| Intel Quartus Príomh-Eagrán Caighdeánach | Intel Quartus Príomh Eagrán | ||
| R2017a R2016b | |||
| 19.1 | Ní thacaítear leis | R2013a | R2018b R2018a R2017b R2017a R2016b |
| 18.1 | R2013a | R2013a | R2018a R2017b R2017a R2016b |
| 18.0 | R2013a | R2013a | R2017b R2017a R2016b R2016a R2015b |
| 17.1 | R2013a | R2013a | R2016a R2015b R2015a R2014b R2014a R2013b |
Nóta:
Úsáideann an Tógálaí DSP le haghaidh ardbhlocset Intel FPGAs cineálacha pointe seasta Simulink le haghaidh gach oibríochta agus éilíonn sé leaganacha ceadúnaithe de Pointe Seasta Simulink. Molann Intel freisin Bosca Uirlisí an Chórais DSP agus Bosca Uirlisí an Chórais Chumarsáide, a dearadh roinnt exampníos lú úsáide.
Eolas Gaolmhar
Suiteáil agus Ceadúnú Bogearraí Intel.
Tógálaí DSP le haghaidh Nótaí Eisiúna 9 FPGA Intel®
Doiciméid / Acmhainní
 |
Intel DSP Tógálaí le haghaidh FPGAanna Intel [pdfTreoir Úsáideora Tógálaí DSP le haghaidh FPGAanna Intel, Tógálaí le haghaidh FPGAanna Intel, FPGAanna Intel, FPGAanna |