Intel FPGAs لاءِ ڊي ايس پي بلڊر
پيداوار جي ڄاڻ
پراڊڪٽ کي سڏيو ويندو آهي ڊي ايس پي بلڊر لاءِ Intel FPGAs. اهو هڪ سافٽ ويئر اوزار آهي جيڪو صارفين کي انٽيل FPGAs تي ڊجيٽل سگنل پروسيسنگ (DSP) الگورتھم ڊزائين ۽ لاڳو ڪرڻ جي اجازت ڏئي ٿو. اوزار هڪ گرافڪ انٽرفيس مهيا ڪري ٿو جيڪو MathWorks MATLAB ۽ Simulink ٽول سان ضم ٿئي ٿو، صارفين کي ڊي ايس پي سسٽم ڊزائين ڪرڻ جي اجازت ڏئي ٿو بلاڪ ڊاگرام اپروچ استعمال ڪندي. هن اوزار جا مختلف نسخا آهن، جديد ورجن سان گڏ 22.4. پراڊڪٽ ڪيترن ئي ترميمن مان گذري چڪو آهي، هر نظر ثاني سان نئين خاصيتون متعارف ڪرايو، بگ فيڪس، ۽ بهتري. نظرثاني جي تاريخ جدول هر نسخي ۾ ڪيل تبديلين جو خلاصو مهيا ڪري ٿي. پيداوار جا ٻه بلاڪ سيٽ ايڊيشن آهن: معياري بلاڪ سيٽ ۽ ترقي يافته بلاڪ سيٽ. معياري بلاڪ سيٽ Intel Quartus Prime Standard Edition لاءِ دستياب آهي، جڏهن ته ترقي يافته بلاڪ سيٽ ٻنهي لاءِ دستياب آهي Intel Quartus Prime Pro Edition ۽ Intel Quartus Prime Standard Edition. پراڊڪٽ وٽ سسٽم گهرجون آهن جيڪي مناسب تنصيب ۽ استعمال لاءِ ملڻ گهرجن. ان لاءِ گھٽ ۾ گھٽ ھڪ ورزن جي ضرورت آھي The MathWorks MATLAB ۽ Simulink ٽول، MATLAB جي 64-bit ورزن جي مدد سان. Intel Quartus Prime سافٽ ويئر ورزن کي ڊي ايس پي بلڊر جي ورزن سان ملائڻ گهرجي Intel FPGAs لاءِ استعمال ڪيو پيو وڃي. ترقي يافته بلاڪ سيٽ سڀني عملن لاءِ Simulink مقرر ٿيل پوائنٽ جي قسمن کي استعمال ڪري ٿو ۽ Simulink فڪسڊ پوائنٽ جي لائسنس يافته ورزن جي ضرورت آهي. Intel پڻ سفارش ڪري ٿو ڊي ايس پي سسٽم ٽول باڪس ۽ ڪميونيڪيشن سسٽم ٽول باڪس اضافي ڪارڪردگي لاءِ.
پيداوار جي استعمال جون هدايتون
- پڪ ڪريو ته توهان وٽ MathWorks MATLAB ۽ Simulink ٽول جو هڪ مطابقت وارو نسخو توهان جي ورڪ اسٽيشن تي نصب ٿيل آهي. اوزار صرف MATLAB جي 64-bit ورزن کي سپورٽ ڪري ٿو.
- پڪ ڪريو ته توهان وٽ Intel Quartus Prime سافٽ ويئر جو مناسب ورزن انسٽال ٿيل آهي. نسخي کي ڊي ايس پي بلڊر جي ورزن سان ملائڻ گهرجي Intel FPGAs لاءِ جيڪو توهان استعمال ڪري رهيا آهيو.
- Intel FPGAs لاءِ ڊي ايس پي بلڊر لانچ ڪريو ۽ گرافڪ انٽرفيس کوليو.
- ٽول پاران مهيا ڪيل بلاڪ ڊاگرام طريقي سان استعمال ڪندي پنھنجي ڊي ايس پي سسٽم کي ٺاھيو. توهان جي گهربل الگورتھم کي تعمير ڪرڻ لاء دستياب بلاڪ ۽ خاصيتون استعمال ڪريو.
- صلاح وٺڻtagتوهان جي ڊيزائن ۾ سڀني عملن لاءِ Simulink جي مقرر ٿيل پوائنٽ جي قسمن جو. پڪ ڪريو ته توهان وٽ سمولڪ فڪسڊ پوائنٽ لاءِ ضروري لائسنس آهن.
- جيڪڏهن توهان کي اضافي ڪارڪردگي جي ضرورت آهي، استعمال ڪرڻ تي غور ڪريو DSP سسٽم ٽول باڪس ۽ ڪميونيڪيشن سسٽم ٽول باڪس، جيڪي Intel پاران تجويز ڪيل آهن.
- هڪ دفعو توهان جي ڊيزائن مڪمل ٿي وئي آهي، توهان گهربل ٺاهي سگهو ٿا fileهڪ Intel FPGA پروگرامنگ لاءِ.
انهن استعمال جي هدايتن تي عمل ڪندي، توهان انٽيل FPGAs لاءِ ڊي ايس پي بلڊر استعمال ڪندي Intel FPGAs تي ڊي ايس پي الگورٿمز کي مؤثر طريقي سان ڊزائين ۽ لاڳو ڪرڻ جي قابل ٿي ويندا.
Intel® FPGAs رليز نوٽس لاءِ ڊي ايس پي بلڊر
لاڳاپيل معلومات
- علم جو بنياد
- سافٽ ويئر جي انسٽاليشن ۽ لائسنس
ايراتا
Erata فنڪشنل خرابيون يا غلطيون آهن، جيڪي پيداوار جي شايع ٿيل وضاحتن کان انحراف ڪري سگهن ٿيون. دستاويزي مسئلن ۾ موجوده شايع ٿيل وضاحتن يا پراڊڪٽ دستاويزن مان غلطيون، غير واضح وضاحتون، يا غلطيون شامل آهن.
errata تي مڪمل معلومات ۽ errata کان متاثر ٿيل نسخن لاءِ، ڏسو Intel® جي علم جي بنياد واري صفحي webسائيٽ.
لاڳاپيل معلومات
علم جو بنياد
ڊي ايس پي بلڊر لاءِ Intel FPGAs Advanced Blockset Revision History
| نسخو | تاريخ | وصف |
| 22.4 | 2022.12.12 | شامل ڪيو ويو ميٽرڪس ملٽي انجڻ ڊيزائن Exampلي. |
| 22.3 | 2022.09.30 | • بهتر ڪارڪردگي:
- ڊي ايس پي بلڊر هاڻي استعمال ڪري ٿو FP DSP بلاڪ FP16 ۽ Bfloat16 لاءِ، صحيح گول، شامل ڪريو, ذيلي or شامل ڪريو سب Intel Agilex ڊوائيسز تي - ڊي ايس پي بلڊر بلاڪ سيٽ ۾ اضافي ۽ قدرتي لاگ لاءِ ڊي ايس پي هيري ۽ ڊي ايس پي لائٽ آرڪيٽيڪچرز تائين رسائي فراهم ڪئي. - بهتر ٿيل FP FFT منطق استعمال ٻن گھٽ-سڌائي واري FP فارميٽ لاءِ: FP16 ۽ FP19. • پليٽ فارم ڊيزائنر ۾ ٻين IP سان ڊي ايس پي بلڊر ڊيزائن جو بهتر انضمام. - ڊي ايس پي بلڊر انرول نه ٿو ڪري پر هڪ واحد ڪنڊيوٽ اداري جي حيثيت سان (اختياري طور) پيچيده سگنلن جي ویکٹر کي گڏ ڪري ٿو. - توھان پڻ ڪري سگھو ٿا ھڪڙي ترتيب واري ڪردار کي ڪنڊٽ ڏانھن. ڊي ايس پي بلڊر پاڻمرادو تفويض ڪري ٿو گھڻا ڪنڊوٽس منفرد نالن سان انٽرفيس کي ڊي ايس پي بلڊر ماڊل نالي سان اڳي لڳائڻ سان. • جي ڊفالٽ ٺاھ جوڙ کي بهتر ايف ايف ٽي FFT پيٽرولر کي تبديل ڪرڻ دوران غلطي کي گھٽائڻ لاء بلاڪ. • جي اندروني حالت کي ريٽ ڪرڻ لاء اختيار مهيا ڪيو ايف آءِ آر گرم ري سيٽ دوران بلاڪ. • هڪ لائبريري شامل ڪئي وئي جنهن ۾ سمولنڪ بلاڪ شامل آهن جن کي ڊي ايس پي بلڊر سپورٽ ڪري ٿو. |
| 22.2 | 2022.03.30 | اندروني ورهاڱي جي ڳڻپ ۾ گهٽتائي ڪارڊڪ وسيلن جي استعمال کي گهٽائڻ ۽ درستگي کي وڌائڻ لاءِ بلاڪ. |
| جاري رهيو… | ||
| نسخو | تاريخ | وصف |
| 22.1 | 2022.06.30 | • ۾ دير جي رپورٽنگ شامل ڪئي وئي GPIO بلاڪ (ويڪرائي رپورٽنگ وانگر چينل IO
بلاڪ). • هڪ هائيبرڊ شامل ڪيو ويو پوئتي موٽڻ وي ايف ايف ٽي بلاڪ، جيڪو ڊيٽا جي مسلسل اسٽريمنگ کي سپورٽ ڪري ٿو جڏهن FFT پائپ لائن کي فلش ڪرڻ جي بغير FFT سائيز تبديل ٿي وڃي ٿي. • Intel Cyclone 10 LP، Intel MAX 10، Cyclone IV E+GX لاءِ شامل ڪيل سپورٽ DSP بلڊر ايڊوانسڊ پرو ۾. توهان کي لازمي طور تي ٺاهيل RTL گڏ ڪرڻ گهرجي Intel Quartus Std ايڊيشن سان. • پڙهڻ جي رسائي ڪنٽرول ميڪانيزم کي وڌايو شيئر ميمز بلاڪ • تبديل ڪرڻ سان بهتر ڊي ايس پي بلاڪ پيڪنگ شامل ڪريو, ذيلي، ۽ مڪس هڪ متحرڪ ڏانهن شامل ڪريو سب بلاڪ |
| 21.4 | 2021.12.30 | شامل ڪيو ويو AXI4StreamReceiver ۽ AXI4 اسٽريم ٽرانسميٽر ڏانهن وهڻ لائبريري |
| 21.3 | 2021.09.30 | • شامل ڪيو ويو DFT لائبريري سان ڊي ايف ٽي, ReorderBlock، ۽ ReorderAndRescale بلاڪ
• سائڪلون V ڊوائيسز لاءِ سپورٽ شامل ڪئي وئي • ڊي ايس پي بلڊر ميموري بلاڪ ۾ ايڊوائزري ريڊ رسائي (RA) ڪنٽرول شامل ڪيا ويا • شامل ڪيو ويو هڪ آسان واپس-کي-واپس FFT بلاڪ سيٽ • ڊي ايس پي بلڊر اسٽينڊالون انسٽال ڪرڻ جي صلاحيت شامل ڪئي وئي بغير ورزن سان مطابقت رکندڙ Intel Quartus Prime تنصيب جي |
| 21.1 | 2021.06.30 | • شامل ڪيو ويو محدود رياستي مشين بلاڪ ۽ ڊيزائن exampلي.
MATLAB ورزن لاءِ سپورٽ شامل ڪئي وئي: R2020b |
| 20.1 | 2020.04.13 | هٽايو ويو ڊوائيس چونڊيندڙ ۾ ڊوائيس پيٽرولر پينل. |
| 2019.09.01 | Intel Agilex® ڊوائيسز لاءِ سپورٽ شامل ڪئي وئي. | |
| 19.1 | 2019.04.01 | ٻن نئين فلوٽنگ پوائنٽ جي قسمن float16_m7 (bfloat) ۽ float19_m10 لاءِ سپورٽ شامل ڪئي وئي.
• شامل ڪئي وئي منحصر ويڪرائي خصوصيت. • شامل ڪئي وئي FIFO بفر ڀرڻ واري سطح جي رپورٽنگ. |
| 18.1 | 2018.09.17 | • شامل ٿيل HDL درآمد.
• شامل ڪيل C++ سافٽ ويئر ماڊل. |
| 18.0 | 2018.05.08 | • ڊي ايس پي بلڊر ڊيزائن جي خودڪار ري سيٽ کي گھٽ ڪرڻ لاءِ شامل ڪيل سپورٽ. ري سيٽ minimization هڪ ڊزائن ۾ رجسٽرن جي گهٽ ۾ گهٽ سيٽ کي طئي ڪري ٿي جنهن کي ريٽ ڪرڻ جي ضرورت آهي، جڏهن ته ڊزائن جي صحيح ڪارڪردگي کي برقرار رکندي. رجسٽرن جي تعداد کي گھٽائڻ جيڪي ڊي ايس پي بلڊر ري سيٽ ڪري سگھن ٿا نتيجا بهتر معيار ڏئي سگھن ٿا يعني گھٽ ٿيل علائقو ۽ وڌايل Fmax.
بٽ فيلڊز لاءِ سپورٽ شامل ڪئي وئي شيئر ميم بلاڪ. اهي شعبا هڪجهڙائي واري ڪارڪردگي مهيا ڪن ٿا موجوده بٽ فيلڊ سپورٽ ۾ ريگ فيلڊ ۽ RegOut بلاڪ. HDL درآمد لاءِ بيٽا سپورٽ شامل ڪئي وئي، جيڪا ڊي ايس پي بلڊر ڊيزائن ۾ VHDL يا Verilog HDL سنٿيسائيبل ڊيزائن کي شامل ڪري ٿي. توھان وري درآمد ٿيل ڊيزائن کي ڊي ايس پي بلڊر سمولڪ اجزاء سان گڏ ڪري سگھو ٿا. HDL درآمد ۾ گھٽ ۾ گھٽ يوزر انٽرفيس شامل آھي، پر ڪجھ دستي سيٽ اپ جي ضرورت آھي. ھن خصوصيت کي استعمال ڪرڻ لاءِ، توھان کي ضرورت آھي MathWorks HDL Verifier ٽول لاءِ لائسنس. |
| 17.1 | 2017.11.06 | • شامل ڪيل سپر-ايسampلي اين سي او ڊيزائن اڳوڻيampلي.
• Intel Cyclone® 10 ۽ Intel Stratix® 10 ڊوائيسز لاءِ سپورٽ شامل ڪئي وئي. • ختم ٿيل مثالن جو سگنلن بلاڪ. • حذف ٿيل WYSIWYG اختيار تي SynthesisInfo بلاڪ. |
| 17.0 | 2017.05.05 | • Rebranded طور Intel
• بيوقوف سگنلن بلاڪ • شامل ڪيل گاسين ۽ رينڊم نمبر جنريٽر ڊيزائن examples • شامل ڪيا ويا variable-size supersampجي اڳواڻي FFT ڊيزائن example • شامل ڪيو ويو هائبرڊ وي ايف ايف ٽي بلاڪ • شامل ڪيو ويو GeneralVTwiddle ۽ GeneralMultVTwiddle بلاڪ |
| 16.1 | 2016.11.10 | • LTE ريفرنس ڊيزائن لاءِ 4-چينل 2-اينٽينا DUC ۽ DDC شامل ڪيو ويو
• BFU_simple بلاڪ شامل ڪيو ويو • معياري ۽ پرو ايڊيشن ٺاهيا. پرو Arria 10 ڊوائيسز کي سپورٽ ڪري ٿو؛ معياري سڀني خاندانن کي سپورٽ ڪري ٿو. • Deprecated the سگنلن بلاڪ • ڊي ايس پي بلڊر مينيو ۾ Avalon-MM انٽرفيس سيٽنگون سيٽنگ ڪرڻ لاءِ ڪارڪردگي شامل ڪئي وئي |
| جاري رهيو… | ||
| نسخو | تاريخ | وصف |
| 16.0 | 2016.05.02 | • ٻيهر منظم ڪيل لائبريريون
• MAX 10 ڊوائيسز تي فولڊنگ جا بهتر نتيجا • شامل ڪيو ويو نئين ڊيزائن examples: - گاسين رينڊم نمبر جنريٽر — DUC_4C4T4R ۽ DDC_4C4T4R LTE ڊجيٽل-اپ ۽ ھيٺ-تبديل • نئين FFT ڇڪڻ واري حڪمت عملي شامل ڪئي وئي: prune_to_widths() |
| 15.1 | 2015.11.11 | • بيوقوف Quartus II هلائي ۽ هلايو Modelsim بلاڪ
• شامل ڪيل گھڙي ڪراسنگ سپورٽ • ٻيهر ترتيب ڏيڻ وارا ايف آءِ آر فلٽر شامل ڪيا ويا • بهتر بس انٽرفيس: - بهتر غلطي جي چڪاس ۽ رپورٽنگ - بهتر تخليق جي درستگي - بهتر بس غلام منطق تي عمل درآمد - بهتر ڪلاڪ پار ڪرڻ • ڪجھ Avalon-MM انٽرفيس تبديل ڪيو • نوان بلاڪ شامل ڪيا ويا: — ڪيپچر قدر — فنا — روڪ — ویکٹر فان آئوٽ • شامل ڪيو ويو IIR: مڪمل شرح فڪسڊ پوائنٽ ۽ IIR: فل ريٽ فلوٽنگ پوائنٽ ڊيمو • شامل ٿيل ٽرانسمٽ ۽ موڊيم ريفرنس ڊيزائن |
| 15.0 | مئي 2015 | • SystemVerilog ٻاھرين لاءِ سپورٽ شامل ڪئي وئي
• شامل ڪيل خارجي ياداشتن جي لائبريري • شامل ڪيو ويو خارجي ياداشت بلاڪ • نئون شامل ڪيو ويو ٻنهي بندرگاهن تي لکڻ جي اجازت ڏيو پيرا ميٽر تائين ڊبل ميم بلاڪ • تبديل ٿيل پيٽرولر تي AvalonMMSlave سيٽنگون بلاڪ |
| 14.1 | ڊسمبر 2014 | • Arria 10 هارڊ فلوٽنگ پوائنٽ بلاڪ لاءِ سپورٽ شامل ڪئي وئي
• شامل ڪيل BusStimulus ۽ BusStimulusFileريڊر بلاڪ کي ميموري-ميپ ٿيل رجسٽرڊ ڊيزائن exampلي. • AvalonMMSlaveSettings بلاڪ ۽ شامل ڪيو ويو ڊي ايس پي بلڊر> Avalon Interfaces> Avalon-MM غلام مينيو آپشن • ڪنٽرول ۽ سگنل بلاڪ مان بس پيٽرولر کي هٽايو ويو • هيٺ ڏنل ڊيزائن کي هٽايو ويو Examples: - رنگ اسپيس ڪنورٽر (ريسورس شيئرنگ فولڊنگ) - ايف آءِ آر فلٽر کي اپ ڊيٽ ڪرڻ واري ڪوفيسينٽس سان - پرائمري ايف آءِ آر فلٽر (ريسورس شيئرنگ فولڊنگ) - سنگل ايسtagاي IIR فلٽر (ريسورس شيئرنگ فولڊنگ) - ٽي-سtagاي IIR فلٽر (ريسورس شيئرنگ فولڊنگ) • شامل ڪيل سسٽم-ان-دي-لوپ سپورٽ • نوان بلاڪ شامل ڪيا ويا: - فلوٽنگ پوائنٽ درجه بندي ڪندڙ - فلوٽنگ پوائنٽ ضرب جمع - شامل ڪيو ويو hypotenuse فنڪشن کي رياضي بلاڪ ۾ • شامل ڪيل ڊيزائن examples: - رنگ اسپيس ڪنورٽر - ڪمپليڪس ايف آءِ آر - ابتدائي بلاڪ کان CORDIC - ڪرسٽ فيڪٽر جي گھٽتائي - فولڊنگ ايف آءِ آر - Variable Integer Rate Decimation Filter - ویکٹر جي ترتيب - ترتيب وار ۽ تکراري |
| جاري رهيو… | ||
| نسخو | تاريخ | وصف |
| • شامل ڪيل حوالا ڊيزائن:
- ڪرسٽ فيڪٽر جي گھٽتائي - سڌو آر ايف سان ٺهڪندڙ ٽيسٽ بينچ سان - متحرڪ فيصلي واري فلٽر - Reconfigurable Decimation Filter - Variable Integer Rate Decimation Filter • ريسورس شيئرنگ فولڊر کي هٽايو ويو • اپڊيٽ ٿيل ALU فولڊر |
||
| 14.0 | جون 2014 | • MAX 10 FPGAs لاءِ سپورٽ شامل ڪئي وئي.
• سائڪلون III ۽ Stratix III ڊوائيسز لاءِ سپورٽ ختم ڪئي وئي • سڌريل ڊي ايس پي بلڊر رن ماڊل سم اختيار، جيڪو ھاڻي توھان کي مٿاھين سطح جي ڊيزائن يا انفرادي ذيلي ماڊلز لاءِ ماڊل سم کي هلائڻ جي اجازت ڏئي ٿو HDL جي نسل کي ڊيوائس ليول ڊاريڪٽري ۾ تبديل ڪيو ويو (مخصوص ٽارگيٽ RTL ڊاريڪٽري جي تحت) بجاءِ ڊائريڪٽري جي درجي بندي ۾ • بس انٽرفيس تي شامل پڙهيل سگنل • FIFO تي واضح پورٽ شامل ڪيو ويو • ختم ٿيل 13 FFT بلاڪ • شامل ڪيو ويو نئين ڊيزائن examples: - Avalon-ST انٽرفيس (انپٽ ۽ آئوٽ FIFO بفر) بيڪ پريشر سان Avalon-ST انٽرفيس (Output FIFO Buffer) backpressure سان - فڪسڊ پوائنٽ رياضي جا ڪم - جزوي چورس روٽ CORDIC استعمال ڪندي - عام ڪرڻ وارو - متوازي FFT - متوازي فلوٽنگ پوائنٽ FFT - اسڪوائر روٽ CORDIC استعمال ڪندي - سوئچ قابل FFT / iFFT - متغير-سائز فڪسڊ پوائنٽ FFT - بيٽ ريورس ڪور سي بلاڪ کان سواءِ متغير-سائز فڪسڊ پوائنٽ FFT - متغير-سائز فڪسڊ پوائنٽ iFFT - بيٽ ريورس ڪور سي بلاڪ کان سواءِ متغير-سائز فڪسڊ پوائنٽ iFFT - متغير-سائيز فلوٽنگ پوائنٽ FFT - متغير-سائيز فلوٽنگ پوائنٽ FFT بغير BitReverseCoreC بلاڪ - متغير-سائيز فلوٽنگ پوائنٽ iFFT - متغير-سائيز فلوٽنگ پوائنٽ iFFT بغير BitReverseCoreC بلاڪ • نوان بلاڪ شامل ڪيا ويا: - لنگر واري دير - فعال دير واري لائن - فعال راءِ جي دير - FFT2P، FFT4P، FFT8P، FFT16P، FFT32P، ۽ FFT64P - FFT2X، FFT4X، FFT8X، FFT16X، FFT32X، ۽ FFT64X - FFT2، FFT4، VFFT2، ۽ VFFT4 - جنرل ملٽي ٽوڊل ۽ جنرل ٽوئڊل (جنرل ملٽي ٽويڊل، جنرل ٽوئڊل) - هائبرڊ ايف ايف ٽي (هائبرڊ_ ايف ايف ٽي) - متوازي پائپ لائين FFT (PFFT_Pipe) - تيار |
| 13.1 | نومبر 2013 | • هيٺين ڊوائيسز لاء حمايت هٽائي ڇڏيو:
- آرريا جي ايڪس - سائيڪلون II - هارڊ ڪاپي II، هارڊ ڪاپي III، ۽ هارڊ ڪاپي IV - Stratix، Stratix II، Stratix GX، ۽ Stratix II GX • بهتر ALU فولڊنگ وهڪري • ميٿ بلاڪ ۾ نوان فنڪشن شامل ڪيا ويا. |
| جاري رهيو… | ||
| نسخو | تاريخ | وصف |
| Const، DualMem، ۽ LUT بلاڪ ۾ Simulink fi بلاڪ اختيار شامل ڪيو ويو
• شامل ڪيو ويو نئين ڊيزائن examples: - متغير-صحت واري حقيقي وقت FFT - ايف آءِ آر فلٽر کي اپ ڊيٽ ڪرڻ واري ڪوئفينٽس سان - وقت جي دير جي بيمفارمر • نوان بلاڪ شامل ڪيا ويا: - لنگر واري دير - پولينوميل - ٽوڙي زاويه - TwiddleROM ۽ TwiddleROMF - VariableBitReverse - VFFT |
||
| 13.0 | مئي 2013 | • نئين ڊيوائس سليڪٽر مينيو سان تازه ڪاري ڊيوائس بلاڪ.
• نئون ماڊل پريم بلاڪ شامل ڪيو ويو: - Const Mult - ورهائڻ - منٽ ميڪس - انڪار - اسڪالر پراڊڪٽ • شامل ڪيا ويا نوان FFT بلاڪ • شامل ڪيا ويا ڏهه نوان FFT مظاهرا |
| 12.1 | نومبر 2012 | • ALU فولڊنگ خصوصيت شامل ڪئي وئي
• وڌايل سڌائي فلوٽنگ پوائنٽ آپشنز • شامل ڪيو ويو ھيٺيون نئون ماڊل پريم بلاڪ: - شامل ڪريو - AddSubFused - CmpCtrl - رياضي - وڌ ۾ وڌ ۽ گھٽ ۾ گھٽ - MinMaxCtrl - گول - ٽرگ • ھيٺيون نوان FFT بلاڪ شامل ڪيا ويا: - Edge Detect (EdgeDetect) - نبض ورهائيندڙ (Pulse Divider) - نبض ضرب (Pulse Multiplier) - Bit-Reverse FFT قدرتي پيداوار سان (FFT_BR_Natural) • شامل ڪيو ويو هيٺين نئين FIR ڊيزائن examples: - سپر-ايسample decimating FIR فلٽر - سپر-ايسample fractional FIR فلٽر • AC موٽرز لاءِ پوزيشن، رفتار ۽ موجوده ڪنٽرول شامل ڪيو ويو (ALU فولڊنگ سان) ڊيزائن اڳample |
لاڳاپيل معلومات
ڊي ايس پي بلڊر ايڊوانسڊ بلاڪسيٽ هينڊ بڪ
سسٽم گهرجون
- Intel FPGAs لاءِ ڊي ايس پي بلڊر MathWorks MATLAB ۽ Simulink ٽولز ۽ Intel Quartus® Prime سافٽ ويئر سان ضم ٿي.
- Intel FPGAs لاءِ ڊي ايس پي بلڊر انسٽال ڪرڻ کان اڳ پڪ ڪريو ته The MathWorks MATLAB ۽ Simulink ٽول جو گھٽ ۾ گھٽ ھڪڙو نسخو توھان جي ورڪ اسٽيشن تي موجود آھي. توهان کي استعمال ڪرڻ گهرجي Intel Quartus Prime سافٽ ويئر جو ساڳيو نسخو ۽ ڊي ايس پي بلڊر Intel FPGAs لاءِ. Intel FPGAs لاءِ ڊي ايس پي بلڊر صرف MATLAB جي 64-bit ورجن کي سپورٽ ڪري ٿو.
- v18.0 کان، ڊي ايس پي بلڊر لاءِ Intel FPGAs ترقي يافته بلاڪ سيٽ دستياب آهي Intel Quartus Prime Pro Edition ۽ Intel Quartus Prime Standard Edition. ڊي ايس پي بلڊر لاءِ Intel FPGAs معياري بلاڪ سيٽ صرف Intel Quartus Prime Standard Edition لاءِ موجود آهي.
ٽيبل 2. Intel FPGAs MATLAB انحصار لاءِ ڊي ايس پي بلڊر
| نسخو | MATLAB سپورٽ ٿيل ورزن | ||
| ڊي ايس پي بلڊر معياري بلاڪ سيٽ | ڊي ايس پي بلڊر ترقي يافته بلاڪ سيٽ | ||
| Intel Quartus Prime Standard Edition | Intel Quartus Prime Pro Edition | ||
| 22.4 | دستياب ناهي | R2022a R2021b R2021a R2020b R2020a | |
| 22.3 | دستياب ناهي | R2022a R2021b R2021a R2020b R2020a | |
| 22.1 | دستياب ناهي | R2021b R2021a R2020b R2020a R2019b | |
| 21.3 | دستياب ناهي | R2021a R2020b R2020a R2019b R2019a | |
| 21.1 | دستياب ناهي | R2020b R2020a R2019b R2019a R2018b | |
| 20.1 | دستياب ناهي | R2019b R2019a R2018b R2018a R2017b R2017a | |
| 19.3 | دستياب ناهي | R2019a R2018b R2018a R2017b | |
| جاري رهيو… | |||
| نسخو | MATLAB سپورٽ ٿيل ورزن | ||
| ڊي ايس پي بلڊر معياري بلاڪ سيٽ | ڊي ايس پي بلڊر ترقي يافته بلاڪ سيٽ | ||
| Intel Quartus Prime Standard Edition | Intel Quartus Prime Pro Edition | ||
| R2017a R2016b | |||
| 19.1 | سپورٽ ناهي | R2013a | R2018b R2018a R2017b R2017a R2016b |
| 18.1 | R2013a | R2013a | R2018a R2017b R2017a R2016b |
| 18.0 | R2013a | R2013a | R2017b R2017a R2016b R2016a R2015b |
| 17.1 | R2013a | R2013a | R2016a R2015b R2015a R2014b R2014a R2013b |
نوٽ:
Intel FPGAs ترقي يافته بلاڪ سيٽ لاءِ ڊي ايس پي بلڊر سڀني عملن لاءِ Simulink مقرر ٿيل پوائنٽ جا قسم استعمال ڪري ٿو ۽ Simulink فڪسڊ پوائنٽ جي لائسنس يافته ورزن جي ضرورت آهي. Intel پڻ ڊي ايس پي سسٽم ٽول باڪس ۽ ڪميونيڪيشن سسٽم ٽول باڪس جي سفارش ڪري ٿو، جيڪي ڪجهه ڊزائين اڳamples استعمال.
لاڳاپيل معلومات
Intel سافٽ ويئر تنصيب ۽ لائسنسنگ.
Intel® FPGAs رليز نوٽس 9 لاءِ ڊي ايس پي بلڊر
دستاويز / وسيلا
 |
Intel FPGAs لاءِ انٽيل ڊي ايس پي بلڊر [pdf] استعمال ڪندڙ ھدايت Intel FPGAs لاءِ ڊي ايس پي بلڊر، Intel FPGAs لاءِ بلڊر، Intel FPGAs، FPGAs |