Mea hana DSP no Intel FPGA
ʻIke Huahana
Kapa ʻia ka huahana DSP Builder no Intel FPGAs. He polokalamu lako polokalamu ia e hiki ai i nā mea hoʻohana ke hoʻolālā a hoʻokō i nā algorithms digital signal processing (DSP) ma Intel FPGAs. Hāʻawi ka mea hana i kahi kiʻi kiʻi e hoʻohui pū me The MathWorks MATLAB a me Simulink tool, e ʻae ana i nā mea hoʻohana e hoʻolālā i nā ʻōnaehana DSP me ka hoʻohana ʻana i kahi ala paʻi poloka. Loaʻa nā mana like ʻole o ka hāmeʻa, me ka mana hou loa he 22.4. Ua hele ka huahana i nā hoʻoponopono hou, me kēlā me kēia hoʻoponopono e hoʻokomo i nā hiʻohiʻona hou, hoʻoponopono bug, a me nā hoʻomaikaʻi. Hāʻawi ka papa mōʻaukala hoʻoponopono i ka hōʻuluʻulu o nā hoʻololi i hana ʻia i kēlā me kēia mana. Loaʻa i ka huahana nā paʻi paʻi ʻelua: ka blockset maʻamau a me ka blockset holomua. Loaʻa ka blockset maʻamau no Intel Quartus Prime Standard Edition, aʻo ka blockset kiʻekiʻe i loaʻa no nā Intel Quartus Prime Pro Edition a me Intel Quartus Prime Standard Edition. Loaʻa i ka huahana nā koi ʻōnaehana pono e hoʻokō ʻia no ka hoʻokomo pono ʻana a me ka hoʻohana ʻana. Pono ia ma ka liʻiliʻi hoʻokahi mana o The MathWorks MATLAB a me Simulink mea hana, me ke kākoʻo no nā mana 64-bit o MATLAB. Pono ka polokalamu polokalamu Intel Quartus Prime me ka mana o DSP Builder no nā Intel FPGA e hoʻohana ʻia nei. Hoʻohana ka blockset holomua i nā ʻano kiko paʻa ʻo Simulink no nā hana āpau a koi i nā mana laikini o Simulink Fixed Point. Manaʻo pū ʻo Intel i ka DSP System Toolbox a me ka Communications System Toolbox no ka hana hou aku.
Nā ʻōlelo hoʻohana huahana
- E hōʻoia i loaʻa iā ʻoe kahi mana kūpono o The MathWorks MATLAB a me Simulink hāmeʻa i hoʻokomo ʻia ma kāu keʻena hana. Kākoʻo ka mea hana i nā mana 64-bit o MATLAB.
- E hōʻoia i loaʻa iā ʻoe ka mana kūpono o ka polokalamu Intel Quartus Prime i hoʻokomo ʻia. Pono ka mana i ka mana o DSP Builder no Intel FPGA āu e hoʻohana nei.
- E hoʻolele i ka DSP Builder no Intel FPGA a wehe i ke kiʻi kiʻi.
- E hoʻolālā i kāu ʻōnaehana DSP me ka hoʻohana ʻana i ke kiʻikuhi poloka i hāʻawi ʻia e ka mea hana. E hoʻohana i nā poloka i loaʻa a me nā hiʻohiʻona e kūkulu i kāu algorithm makemake.
- Lawe i advantage o nā ʻano kiko paʻa ʻo Simulink no nā hana āpau i kāu hoʻolālā. E hōʻoia iā ʻoe nā laikini kūpono no Simulink Fixed Point.
- Inā makemake ʻoe i nā hana hou aʻe, e noʻonoʻo e hoʻohana i ka DSP System Toolbox a me ka Communications System Toolbox, i ʻōlelo ʻia e Intel.
- Ke hoʻopau ʻia kāu hoʻolālā, hiki iā ʻoe ke hana i nā mea e pono ai files no ka hoʻolālā ʻana i kahi Intel FPGA.
Ma ka hahai ʻana i kēia mau ʻōlelo kuhikuhi, hiki iā ʻoe ke hoʻolālā maikaʻi a hoʻokō i nā algorithm DSP ma nā Intel FPGA me ka hoʻohana ʻana i ka DSP Builder no nā Intel FPGA.
DSP Builder no Intel® FPGAs memo hoʻokuʻu
ʻIke pili
- Kahua ʻike
- Hoʻokomo lako polokalamu a me ka laikini
Erratum
ʻO Errata nā hemahema hana a i ʻole nā hewa, hiki ke hoʻohuli i ka huahana mai nā kikoʻī i paʻi ʻia. Loaʻa nā pilikia o ka palapala i nā hewa, nā wehewehe ʻike ʻole, a i ʻole nā ʻae ʻia mai nā kikoʻī i paʻi ʻia a i ʻole nā palapala huahana.
No ka ʻike piha e pili ana i ka hewa a me nā mana i hoʻopilikia ʻia e ka errata, e nānā i ka ʻaoʻao Knowledge Base o ka Intel® webpaena.
ʻIke pili
Kahua ʻike
DSP Builder no Intel FPGAs Advanced Blockset Revision History
| Manao | Lā | wehewehe |
| 22.4 | 2022.12.12 | Hoʻohui ʻia ʻo Matrix Multiply Engine Design Example. |
| 22.3 | 2022.09.30 | • Hoʻomaikaʻi i ka hana:
— Ke hoʻohana nei ʻo DSP Builder i ka poloka FP DSP no FP16 a me Bfloat16, hoʻopuni pololei ʻia, Hoʻohui, Sub or AddSub ma nā polokalamu Intel Agilex — Hāʻawi ʻia i ke komo ʻana i ka DSP kaumaha a me ka DSP māmā hoʻolālā no ka exponential a me ka log kūlohelohe i ka DSP Builder blockset. — hoʻomaikaʻi ʻia ka hoʻohana ʻana i ka loiloi FP FFT no ʻelua mau palapala FP haʻahaʻa haʻahaʻa: FP16 a me FP19. • Hoʻonui i ka hoʻohui ʻana o nā hoʻolālā DSP Builder me nā IP ʻē aʻe ma ka Platform Designer. — ʻAʻole wehe ʻo DSP Builder akā mālama pū i nā vectors o nā hōʻailona paʻakikī ma ke ʻano he hui hoʻokahi. - Hiki iā ʻoe ke hāʻawi i kahi kuleana maʻamau i ka conduit. Hāʻawi koke ʻo DSP Builder i nā conduit he nui me nā inoa kūʻokoʻa ma ke kau ʻana i ka interface me ka inoa hoʻohālike DSP Builder. • Hoʻomaikaʻi i ka hoʻonohonoho paʻamau o ka FFT nā poloka e hōʻemi i nā hewa ke hoʻololi i nā ʻāpana FFT. • Hāʻawi ʻia ke koho e hoʻihoʻi i ke kūlana kūloko o ka FIR poloka i ka wā hoʻomaha hoʻomaha. • Hoʻohui i kahi waihona i loaʻa nā poloka Simulink i kākoʻo ʻia e DSP Builder. |
| 22.2 | 2022.03.30 | Hoʻemi ʻia ka helu ʻana i loko CORDIC poloka e hōʻemi i ka hoʻohana waiwai a hoʻonui i ka pololei. |
| hoʻomau… | ||
| Manao | Lā | wehewehe |
| 22.1 | 2022.06.30 | • Hoʻohui i ka hōʻike latency i ka GPIO poloka (e like me ka hōʻike latency ma ka Kanal IO
nā poloka). • Hoʻohui ʻia i kahi hybrid back-to-back VFFT poloka, e kākoʻo ana i ke kahe mau ʻana o ka ʻikepili i ka wā e loli ai ka nui o ka FFT me ka ʻole e holoi i ka paipu FFT. • Hoʻohui kākoʻo no Intel Cyclone 10 LP, Intel MAX 10, Cyclone IV E+GX ma DSP Builder Advanced Pro. Pono ʻoe e hōʻuluʻulu i ka RTL i hana ʻia me ka paʻi Intel Quartus Std. • Hoʻonui i ka mana heluhelu-ʻae i SharedMems poloka • Hoʻomaikaʻi i ka paʻi poloka DSP ma ka hoʻololi ʻana Hoʻohui, Sub, a Mux i kahi hoʻoikaika kino AddSub poloka |
| 21.4 | 2021.12.30 | Hoʻohui ʻia AXI4StreamReceiver a AXI4StreamTransmitter i ka Ke kahe ana hale waihona puke |
| 21.3 | 2021.09.30 | • Hoʻohui DFT Library me DFT, Hoʻoponopono hou, a Hoʻoponopono houAʻe poloka
• Kākoʻo hoʻohui ʻia no nā mea hana ʻo Cyclone V • Hoʻohui i nā mana heluhelu aʻoaʻo (RA) i nā poloka hoʻomanaʻo DSP Builder • Hoʻohui ʻia i kahi poloka FFT back-to-back maʻalahi • Hoʻohui i ka hiki ke hoʻokomo i ka DSP Builder kūʻokoʻa me ka ʻole e koi ana i kahi hoʻonohonoho Intel Quartus Prime kūpono i ka mana. |
| 21.1 | 2021.06.30 | • Hoʻohui ʻia Mīkini Mokuʻāina Paʻa poloka a me ka hoʻolālā example.
• Hoʻohui kākoʻo no ka mana MATLAB: R2020b |
| 20.1 | 2020.04.13 | Wehe ʻia ka mea koho i loko Nā Kūlana Mea Hana panel. |
| 2019.09.01 | Kākoʻo hoʻohui ʻia no nā polokalamu Intel Agilex®. | |
| 19.1 | 2019.04.01 | • Kākoʻo hou ʻia no ʻelua mau ʻano floating-point hou float16_m7 (bfloat) a me float19_m10.
• Hoʻohui ʻia ka hiʻohiʻona hilinaʻi. • Hoʻohui ʻia ka hōʻike hoʻopiha piha piha FIFO. |
| 18.1 | 2018.09.17 | • Pākuʻi HDL lawe mai.
• Hoʻohui i nā hiʻohiʻona polokalamu C++. |
| 18.0 | 2018.05.08 | • Kākoʻo hoʻohui ʻia no ka hōʻemi ʻana i nā hoʻolālā DSP Builder. Hoʻoholo ʻia ka hōʻemi ʻana i ka hoʻonohonoho liʻiliʻi o nā papa inoa i loko o kahi hoʻolālā e pono ai ka hoʻoponopono hou ʻana, ʻoiai e mālama ana i ka hana kūpono o ka hoʻolālā. ʻO ka hōʻemi ʻana i ka helu o nā papa inoa a DSP Builder e hoʻihoʻi i hiki ke hāʻawi i ka maikaʻi o nā hopena, ʻo ia hoʻi ka hōʻemi ʻia a me ka hoʻonui ʻana i ka Fmax.
• Hoʻohui i ke kākoʻo no nā māla bit i ka SharedMem poloka. Hāʻawi kēia mau māla i ka hana like me ke kākoʻo kahua bit i kēia manawa i ka Kahuakau a Hoʻopaʻa poloka. • Hoʻohui i ke kākoʻo beta no ka hoʻokomo ʻana i ka HDL, kahi i hoʻohui ʻia i nā hoʻolālā synthesizable VHDL a i ʻole Verilog HDL i loko o kahi hoʻolālā DSP Builder. A laila hiki iā ʻoe ke cosimulate i ka hoʻolālā i lawe ʻia mai me nā ʻāpana DSP Builder Simulink. Loaʻa i ka HDL import kahi mea hoʻohana liʻiliʻi, akā pono i kahi hoʻonohonoho manual. No ka hoʻohana ʻana i kēia hiʻohiʻona, pono ʻoe i laikini no ka mea hana MathWorks HDL Verifier. |
| 17.1 | 2017.11.06 | • Hoʻohui ʻia nā super-sample NCO design example.
• Kākoʻo hoʻohui ʻia no nā polokalamu Intel Cyclone® 10 a me Intel Stratix® 10. • Wehe 'ia nā manawa o Nā hōʻailona poloka. • Holoi WYSIWYG koho ma SynthesisInfo poloka. |
| 17.0 | 2017.05.05 | • Ua kapa hou ʻia ʻo Intel
• Hoʻopau ʻia Nā hōʻailona poloka • Hoʻohui ʻia ʻo Gaussian a me Random Number Generator design examples • Hoʻohui ʻia nā supers nui ʻokoʻaampalakaʻi i ka hoʻolālā FFT example • Hoʻohui ʻia HybridVFFT poloka • Hoʻohui ʻia GeneralVTwiddle a GeneralMultVTwiddle poloka |
| 16.1 | 2016.11.10 | • Hoʻohui ʻia ʻo 4-channel 2-antenna DUC a me DDC no ka hoʻolālā kuhikuhi LTE
• Hoʻohui BFU_simple poloka • Ua hana ʻia nā paʻi Kūlana a me Pro. Kākoʻo ʻo Pro i nā polokalamu Arria 10; Kākoʻo ʻo Standard i nā ʻohana ʻē aʻe a pau. • Hoʻopau i ka Nā hōʻailona poloka • Hoʻohui i nā hana no ka hoʻonohonoho ʻana i nā hoʻonohonoho hoʻonohonoho Avalon-MM ma ka papa kuhikuhi DSP Builder |
| hoʻomau… | ||
| Manao | Lā | wehewehe |
| 16.0 | 2016.05.02 | • Hoʻonohonoho hou ʻia nā hale waihona puke
• Ua hoʻomaikaʻi ʻia nā hopena pelui ma nā polokalamu MAX 10 • Hoʻohui hou i ka hoʻolālā examples: — Mea Hana Helu Random Gaussian — DUC_4C4T4R a me DDC_4C4T4R LTE hoʻololi kikohoʻe i luna a i lalo. • Hoʻohui hou i ka hoʻolālā ʻohi FFT hou: prune_to_widths() |
| 15.1 | 2015.11.11 | • Hoʻopau ʻia Holo Quartus II a Holo Modelsim poloka
• Hoʻohui ʻia ke kākoʻo ʻaʻa i ka uaki • Hoʻohui hou i nā kānana FIR • Hoʻomaikaʻi ʻia nā kaʻa kaʻa: - Hoʻomaikaʻi i ka nānā hewa a me ka hōʻike — Hoʻomaikaʻi i ka pololei simulation — Hoʻomaikaʻi ʻia ka hoʻokō ʻana i ka logic kauā kaʻa — Hoʻomaikaʻi ʻia ka hele ʻana o ka uaki • Hoʻololi i kekahi mau kikowaena Avalon-MM • Hoʻohui i nā poloka hou: — Hopu Waiwai — Fanout — Hoʻomaha — Vectorfanout • Hoʻohui ʻia ʻo IIR: ka helu paʻa paʻa piha a me ka IIR: nā hōʻike kikoʻī lana piha piha • Hoʻohui i ka hoʻouna a loaʻa i ka hoʻolālā kuhikuhi modem |
| 15.0 | Mei 2015 | • Hoʻohui kākoʻo no SystemVerilog pukana
• Hoʻohui ʻia ka waihona hoʻomanaʻo waho • Hoʻohui ʻia Hoʻomanaʻo waho poloka • Hoʻohui hou E ʻae e kākau ma nā awa ʻelua koho i DualMem poloka • Hoʻololi ʻia nā ʻāpana ma AvalonMMSlaveSettings poloka |
| 14.1 | Kekemapa 2014 | • Hoʻohui i ke kākoʻo no Arria 10 mau poloka paʻakikī
• Hoʻohui ʻia ʻo BusStimulus a me BusStimulusFileHoʻopaʻa ʻia ka mea heluhelu i ka hoʻolālā palapala hoʻopaʻa inoa hoʻomanaʻo example. • Hoʻohui ʻia ʻo AvalonMMSlaveSettings poloka a DSP Builder > Avalon Interfaces > Avalon-MM kauā koho koho • Wehe ʻia nā ʻāpana kaʻa mai nā poloka Control a Signal • Wehe ʻia ka hoʻolālā e like me examples: — Mea hoʻololi kala kala (Kaʻana like ʻana i nā kumuwaiwai) - Hoʻopili i nā kānana FIR me nā Coefficient Hoʻohou — Kāna FIR Mua (Kaʻana Kaʻana Waiwai) — Hookahi-Stage IIR kānana (Kaʻana Kaʻana Waiwai) — Ekolu-stage IIR kānana (Kaʻana Kaʻana Waiwai) • Hoʻohui i ke kākoʻo pūnaewele-in-the-loop • Hoʻohui i nā poloka hou: — Mea hoʻohelu helu lana — Hoʻonui ʻia ka helu lana ʻana - Hoʻohui i ka hana hypotenuse i ka poloka makemakika • Hoʻohui hoʻolālā examples: — Mea hoʻololi wahi kala — Paʻakikī FIR — CORDIC mai na Baloka Mamua — Hoemi kumu kumu — Pepe FIR — Kānana Hoʻoholo Hoʻoholo Hoʻohālikelike Integer — ʻAno Vector - kaʻina a me ka hoʻomau |
| hoʻomau… | ||
| Manao | Lā | wehewehe |
| • Nā hoʻolālā kuhikuhi i hoʻohui ʻia:
— Hoemi kumu kumu — Direct RF me Synthesizable Testbench — kānana hoʻoholo hoʻoikaika kino — Kānana hoʻoholo hoʻoponopono hou — Kānana Hoʻoholo Hoʻoholo Hoʻohālikelike Integer • Wehe ʻia ka waihona kaʻana waiwai • ka waihona ALU hou |
||
| 14.0 | Iune 2014 | • Hoʻohui kākoʻo no MAX 10 FPGAs.
• Wehe 'ia ke kāko'o no Cyclone III a me Stratix III • Hoʻomaikaʻi DSP Builder Run ModelSim koho, i kēia manawa hiki iā ʻoe ke holo i ModelSim no ka hoʻolālā kiʻekiʻe a i ʻole nā submodules pākahi • Hoʻololi i ka hoʻokumu ʻana o HDL i loko o ka papa kuhikuhi pae o ka mea hana (ma lalo o ka papa kuhikuhi RTL i kuhikuhi ʻia) ma mua o kahi hierarchy o nā papa kuhikuhi. • Hoʻohui ʻia ka hōʻailona heluhelu ma ke kaʻa kaʻa • Hoʻohui ʻia ke awa maʻemaʻe ma ka FIFO • Hoʻopau ʻia nā poloka FFT 13 • Hoʻohui hou i ka hoʻolālā examples: — Avalon-ST Interface (Input and Output FIFO Buffer) me Backpressure — Avalon-ST Interface (Output FIFO Buffer) me Backpressure — Nā hana helu helu paʻa — Puka huinahalike kumu hoʻohana CORDIC — Mea hoʻomaʻamaʻa — FFT Kaulike — Kaulana Lanakila FFT — Ke kumu huinaha me ka hoʻohana ʻana iā CORDIC — Hiki ke hoololi ia FFT/iFFT — ʻAi ʻokoʻa-Lana Paʻa FFT — ʻAʻole ʻo BitReverseCoreC Block — Kaulana-Paʻa iFFT iFFT — ʻAi ʻokoʻa-Size Fixed-Point iFFT me ka BitReverseCoreC Block — ʻAi like ʻole Floating Point FFT — ʻAi ʻole Floating Point FFT me ka ʻole o BitReverseCoreC Block — Kaulana Lana-Lana iFFT iFFT — ʻAi ʻokoʻa-Lānā Floating-Point iFFT me ka BitReverseCoreC Block • Hoʻohui i nā poloka hou: — Hoʻopaneʻe ʻia — Laina Hoopanee i hiki — Hoʻopaneʻe Manaʻo Manaʻo — FFT2P, FFT4P, FFT8P, FFT16P, FFT32P, a me FFT64P — FFT2X, FFT4X, FFT8X, FFT16X, FFT32X, a me FFT64X — FFT2, FFT4, VFFT2, a me VFFT4 — General Multitwiddle a me General Twiddle (GeneralMultiTwiddle, GeneralTwiddle) — ʻAno FFT (Hybrid_FFT) — Pipelined FFT (PFFT_Pipe) — Mākaukau |
| 13.1 | Nowemapa 2013 | • Wehe ʻia ke kākoʻo no kēia mau mea hana:
— Arria GX — Ka makani ino II — HardCopy II, HardCopy III, a me HardCopy IV — Stratix, Stratix II, Stratix GX, a me Stratix II GX • Hoʻomaikaʻi ʻia ke kahe pelu ʻana o ALU • Hoʻohui i nā hana hou i ka poloka Math. |
| hoʻomau… | ||
| Manao | Lā | wehewehe |
| • Hoʻohui ʻia ke koho poloka Simulink fi i nā poloka Const, DualMem, a me LUT
• Hoʻohui hou i ka hoʻolālā examples: — Hoʻololi-pololei FFT manawa maoli - Hoʻopili i ka kānana FIR me nā coefficients hou — Mea hoʻolāʻihi manawa • Hoʻohui i nā poloka hou: — Hoʻopaneʻe ʻia — Polinomial — TwiddleAngle — TwiddleROM a me TwiddleROMF — VariableBitReverse — VFFT |
||
| 13.0 | Mei 2013 | • Hoʻohou ʻia ka poloka mea me ka papa koho mea koho hou.
• Hoʻohui i nā poloka ModelPrim hou: — Const Mult — Mahele — MinMax — Hoole — Huahana Skalar • Hoʻohui hou ʻeiwa mau poloka FFT hou • Hoʻohui hou i nā hōʻikeʻike FFT he ʻumi |
| 12.1 | Nowemapa 2012 | • Hoʻohui ʻia ka hiʻona pelu ALU
• Hoʻohui ʻia nā koho floating-point i hoʻonui ʻia • Hoʻohui i kēia mau poloka ModelPrim hou: — AddSub — AddSubFused — CmpCtrl — Heluhelu — Ka nui a me ka liʻiliʻi — MinMaxCtrl — Poe — Trig • Hoʻohui i kēia mau poloka FFT hou: — ʻIke ʻaoʻao (EdgeDetect) — Pulse Divider (PulseDivider) — Pulse Multiplier (PulseMultiplier) — Bit-Reverse FFT me ka Hoʻopuka Kūlohelohe (FFT_BR_Natural) • Hoʻohui hou i ka hoʻolālā FIR houamples: — Super-sample decimating FIR kānana — Super-sampka fractional FIR kānana • Hoʻohui i ke kūlana, ka wikiwiki, a me ka mana o kēia manawa no nā motika AC (me ka ALU pelupa) hoʻolālā example |
ʻIke pili
DSP Builder Advanced Blockset Handbook
Nā Koina Pūnaewele
- Hoʻohui pū ʻo DSP Builder no Intel FPGAs me MathWorks MATLAB a me Simulink mea hana a me ka polokalamu Intel Quartus® Prime.
- E hōʻoia i ka liʻiliʻi o hoʻokahi mana o The MathWorks MATLAB a me Simulink mea hana i loaʻa ma kāu keʻena hana ma mua o kou hoʻokomo ʻana i ka DSP Builder no nā Intel FPGA. Pono ʻoe e hoʻohana i ka mana like o ka polokalamu Intel Quartus Prime a me DSP Builder no nā Intel FPGA. Kākoʻo ʻo DSP Builder no Intel FPGA i nā mana 64-bit o MATLAB.
- Mai v18.0, loa'a ka DSP Builder no Intel FPGAs advanced blockset no Intel Quartus Prime Pro Edition a me Intel Quartus Prime Standard Edition. Loaʻa ka DSP Builder no Intel FPGAs blockset maʻamau no Intel Quartus Prime Standard Edition.
Papa 2. DSP Builder no Intel FPGAs MATLAB Dependencies
| Manao | MATLAB i kākoʻo ʻia | ||
| ʻO DSP Builder Blockset maʻamau | DSP Builder Advanced Blockset | ||
| ʻO Intel Quartus Prime Standard Edition | ʻO Intel Quartus Prime Pro Edition | ||
| 22.4 | ʻAʻole loaʻa | R2022a R2021b R2021a R2020b R2020a | |
| 22.3 | ʻAʻole loaʻa | R2022a R2021b R2021a R2020b R2020a | |
| 22.1 | ʻAʻole loaʻa | R2021b R2021a R2020b R2020a R2019b | |
| 21.3 | ʻAʻole loaʻa | R2021a R2020b R2020a R2019b R2019a | |
| 21.1 | ʻAʻole loaʻa | R2020b R2020a R2019b R2019a R2018b | |
| 20.1 | ʻAʻole loaʻa | R2019b R2019a R2018b R2018a R2017b R2017a | |
| 19.3 | ʻAʻole loaʻa | R2019a R2018b R2018a R2017b | |
| hoʻomau… | |||
| Manao | MATLAB i kākoʻo ʻia | ||
| ʻO DSP Builder Blockset maʻamau | DSP Builder Advanced Blockset | ||
| ʻO Intel Quartus Prime Standard Edition | ʻO Intel Quartus Prime Pro Edition | ||
| R2017a R2016b | |||
| 19.1 | ʻAʻole i kākoʻo ʻia | R2013a | R2018b R2018a R2017b R2017a R2016b |
| 18.1 | R2013a | R2013a | R2018a R2017b R2017a R2016b |
| 18.0 | R2013a | R2013a | R2017b R2017a R2016b R2016a R2015b |
| 17.1 | R2013a | R2013a | R2016a R2015b R2015a R2014b R2014a R2013b |
Nānā:
Hoʻohana ka DSP Builder no Intel FPGAs advanced blockset i nā ʻano kiko paʻa ʻo Simulink no nā hana āpau a koi i nā mana laikini o Simulink Fixed Point. Manaʻo pū ʻo Intel i ka DSP System Toolbox a me ka Communications System Toolbox, kahi i hoʻolālā ʻia e kekahiamples hoʻohana.
ʻIke pili
Hoʻokomo ʻia nā lako polokalamu Intel a me ka laikini.
DSP Builder no Intel® FPGAs Release Notes 9
Palapala / Punawai
 |
intel DSP Builder no Intel FPGA [pdf] Ke alakaʻi hoʻohana Mea hana DSP no nā Intel FPGA, Mea hana no nā Intel FPGA, Intel FPGA, FPGA |