Интерфейсҳои хотираи беруна Intel Stratix 10 FPGA IP Design ExampДастури корбар
Омӯзед, ки чӣ гуна эҷод ва танзим кардани интерфейсҳои хотираи берунии Intel Stratix 10 FPGA IP Design Example дар ин дастури оғози зуд. Ин тарҳ, собиқample flow имкон медиҳад, ки синтез ва симулятсия эҷод карда шавад files барои тасдиқи IP-и EMIF-и худ дар ҳама гуна дастгоҳи мувофиқ бо нармафзори Intel Quartus Prime версияи 17.1 ва дертар. Барои танзим кардани параметрҳо барои татбиқи Intel Stratix 10 EMIF ин дастурҳоро иҷро кунед.