intel Native Loopback Accelerator Functional Unit (AFU)

על מסמך זה

אמנות
טבלה 1. אמנות מסמכים

אֲמָנָה	תֵאוּר
#	לפני פקודה שמציינת שהפקודה צריכה להיות מוזנת כשורש.
$	מציין שיש להזין פקודה כמשתמש.
הגופן הזה	Fileשמות, פקודות ומילות מפתח מודפסים בגופן זה. בגופן זה מודפסות שורות פקודה ארוכות. למרות ששורות פקודה ארוכות עשויות לעבור לשורה הבאה, ההחזרה אינה חלק מהפקודה; אל תלחץ אנטר.
	מציין את טקסט מציין המיקום המופיע בין סוגריים של הזווית חייב להיות מוחלף בערך מתאים. אין להיכנס לסוגרי הזווית.

ראשי תיבות
טבלה 2. ראשי תיבות

ראשי תיבות	הַרחָבָה	תֵאוּר
AF	פונקציית מאיץ	תמונת מאיץ חומרה מיושם בלוגיקת FPGA שמאיצה אפליקציה.
AFU	מאיץ יחידה פונקציונלית	מאיץ חומרה מיושם בלוגיקה FPGA אשר מוריד פעולת חישוב עבור יישום מה-CPU כדי לשפר את הביצועים.
ממשק API	ממשק תכנות יישומים	קבוצה של הגדרות תת שגרתיות, פרוטוקולים וכלים לבניית יישומי תוכנה.
ASE	סביבת סימולציה של AFU	סביבת הדמיה משותפת המאפשרת לך להשתמש באותה אפליקציה מארח וב-AF בסביבת סימולציה. ASE הוא חלק מ-Intel® Acceleration Stack עבור FPGAs.
CCI-P	ממשק מטמון ליבה	CCI-P הוא הממשק הסטנדרטי ש-AFU משתמש בהם כדי לתקשר עם המארח.
CL	קו מטמון	שורת מטמון של 64 בתים
DFH	כותרת תכונת מכשיר	יוצר רשימה מקושרת של כותרות תכונות כדי לספק דרך הניתנת להרחבה להוספת תכונות.
FIM	מנהל ממשק FPGA	חומרת ה-FPGA המכילה את יחידת ממשק FPGA (FIU) וממשקים חיצוניים לזיכרון, רשת וכו'. פונקציית האקסלרטור (AF) מתממשקת עם ה-FIM בזמן הריצה.
FIU	יחידת ממשק FPGA	FIU היא שכבת ממשק פלטפורמה הפועלת כגשר בין ממשקי פלטפורמה כמו PCIe*, UPI וממשקי צד של AFU כגון CCI-P.
נִמשָׁך…

תאגיד אינטל. כל הזכויות שמורות. Intel, הלוגו של Intel וסימני Intel אחרים הם סימנים מסחריים של Intel Corporation או של חברות הבת שלה. אינטל מתחייבת לביצועים של מוצרי ה-FPGA והמוליכים למחצה שלה למפרטים הנוכחיים בהתאם לאחריות הסטנדרטית של אינטל, אך שומרת לעצמה את הזכות לבצע שינויים בכל מוצר ושירות בכל עת ללא הודעה מוקדמת. אינטל אינה נושאת באחריות או חבות הנובעת מהיישום או השימוש בכל מידע, מוצר או שירות המתוארים כאן, למעט כפי שהוסכם במפורש בכתב על ידי אינטל. ללקוחות אינטל מומלץ להשיג את הגרסה העדכנית ביותר של מפרטי המכשיר לפני הסתמכות על מידע שפורסם ולפני ביצוע הזמנות של מוצרים או שירותים. *שמות ומותגים אחרים עשויים להיטען כרכושם של אחרים.

ראשי תיבות	הַרחָבָה	תֵאוּר
MPF	מפעל מאפייני זיכרון	ה-MPF הוא אבן בניין בסיסית (BBB) ​​ש-AFUs יכולים להשתמש בו כדי לספק פעולות עיצוב תעבורה של CCI-P עבור עסקאות עם ה-FIU.
הודעה	הוֹדָעָה	הודעה - הודעת בקרה
NLB	Native Loopback	ה-NLB מבצע קריאה וכתיבה לקישור CCI-P כדי לבדוק קישוריות ותפוקה.
RdLine_I	שורה לא חוקית	בקשת קריאת זיכרון, עם רמז מטמון FPGA מוגדר לא חוקי. הקו אינו מאוחסן במטמון ב-FPGA, אך עלול לגרום לזיהום במטמון FPGA. פֶּתֶק: המטמון tag עוקב אחר סטטוס הבקשה עבור כל הבקשות המתקיימות ב-Intel Ultra Path Interconnect (Intel UPI). לכן, למרות ש-RdLine_I מסומן כלא חוקי עם השלמתו, הוא צורך את המטמון tag באופן זמני כדי לעקוב אחר סטטוס הבקשה דרך UPI. פעולה זו עלולה לגרום לפינוי של קו מטמון, וכתוצאה מכך לזיהום מטמון. האדוואןtage של השימוש ב-RdLine_I הוא שלא עוקבים אחריו על ידי ספריית CPU; כך הוא מונע חטטנות מהמעבד.
RdLine-S	קרא שורה משותף	בקשת קריאת זיכרון עם רמז למטמון FPGA מוגדר כמשותף. נעשה ניסיון לשמור אותו במטמון FPGA במצב משותף.
WrLine_I	כתוב שורה לא חוקית	בקשת כתיבה בזיכרון, עם רמז מטמון FPGA מוגדר כבלתי חוקי. ה-FIU כותב את הנתונים ללא כוונה לשמור את הנתונים במטמון FPGA.
WrLine_M	כתוב שורה שונה	בקשת כתיבה של זיכרון, עם הרמז למטמון FPGA מוגדר כ-Modified. ה-FIU כותב את הנתונים ומשאיר אותם במטמון FPGA במצב שונה.

מילון מונחים של תאוצה
טבלה 3. מחסנית תאוצה עבור Intel Xeon® CPU עם FPGAs מילון מונחים

מוּנָח	נוֹטָרִיקוֹן	תֵאוּר
Intel Acceleration Stack עבור Intel Xeon® CPU עם FPGAs	מחסנית תאוצה	אוסף של תוכנות, קושחה וכלים המספקים קישוריות אופטימלית לביצועים בין Intel FPGA למעבד Intel Xeon.
כרטיס האצה לתכנות אינטל FPGA (Intel FPGA PAC)	אינטל FPGA PAC	כרטיס מאיץ PCIe FPGA. מכיל מנהל ממשק FPGA (FIM) שמתאים למעבד Intel Xeon דרך אפיק PCIe.

היחידה הפונקציונלית של ה-Native Loopback Accelerator (AFU)

Native Loopback (NLB) AFU נגמרview

• ה-NLB sample AFUs מורכבים מקבוצה של Verilog ו-System Verilog files לבדיקת קריאה וכתיבה בזיכרון, רוחב פס והשהייה.
• חבילה זו כוללת שלושה AFUs שאתה יכול לבנות מאותו מקור RTL. התצורה שלך של קוד המקור RTL יוצרת AFUs אלה.

ה-NLB SampLe Accelerator Function (AF)
ה-$OPAE_PLATFORM_ROOT/hw/sampספריית les מאחסנת קוד מקור עבור ה-NLB הבאותample AFUs:

• nlb_mode_0
• nlb_mode_0_stp
• nlb_mode_3

פֶּתֶק: ה-$DCP_LOC/hw/sampספריית les מאחסנת את ה-NLB sampקוד המקור של le AFUs עבור חבילת הגרסה 1.0.

כדי להבין את ה-NLB sampמבנה קוד המקור של AFU וכיצד לבנות אותו, עיין באחד ממדריכי ההתחלה המהירה הבאים (תלוי באיזה Intel FPGA PAC אתה משתמש):

• אם אתה משתמש ב-Intel PAC עם Intel Arria® 10 GX FPGA, עיין בכרטיס ה-IntelProgrammable Acceleration עם Intel Arria 10 GX FPGA.
• אם אתה משתמש ב-Intel FPGA PAC D5005, עיין במדריך ההתחלה המהירה של Intel Acceleration Stack עבור כרטיס האצה הניתן לתכנות של Intel FPGA D5005.

חבילת השחרור מספקת את שלושת הס' הבאותample AFs:

• מצב NLB 0 AF: דורש כלי עזר hello_fpga או fpgadiag כדי לבצע את מבחן lpbk1.
• מצב NLB 3 AF: דורש כלי עזר fpgadiag כדי לבצע את בדיקות הטרופט, הקריאה והכתיבה.
• מצב NLB 0 stp AF: דורש כלי עזר hello_fpga או fpgadiag כדי לבצע את מבחן lpbak1.
  פֶּתֶק: ה-nlb_mode_0_stp הוא אותו AFU כמו nlb_mode_0 אך עם תכונת ניפוי באגים של Signal Tap מופעלת.
  כלי השירות fpgadiag ו-hello_fpga עוזרים ל-AF המתאים לאבחן, לבדוק ולדווח על חומרת ה-FPGA.

תאגיד אינטל. כל הזכויות שמורות. Intel, הלוגו של Intel וסימני Intel אחרים הם סימנים מסחריים של Intel Corporation או של חברות הבת שלה. אינטל מתחייבת לביצועים של מוצרי ה-FPGA והמוליכים למחצה שלה למפרטים הנוכחיים בהתאם לאחריות הסטנדרטית של אינטל, אך שומרת לעצמה את הזכות לבצע שינויים בכל מוצר ושירות בכל עת ללא הודעה מוקדמת. אינטל אינה נושאת באחריות או חבות הנובעת מהיישום או השימוש בכל מידע, מוצר או שירות המתוארים כאן, למעט כפי שהוסכם במפורש בכתב על ידי אינטל. ללקוחות אינטל מומלץ להשיג את הגרסה העדכנית ביותר של מפרטי המכשיר לפני הסתמכות על מידע שפורסם ולפני ביצוע הזמנות של מוצרים או שירותים. *שמות ומותגים אחרים עשויים להיטען כרכושם של אחרים.

איור 1. Native Loopback (nlb_lpbk.sv) Wrapper ברמה העליונה

טבלה 4. NLB Files

File שֵׁם	תֵאוּר
nlb_lpbk.sv	עטיפה ברמה העליונה עבור NLB שמציגה את המבקש והבורר.
arbiter.sv	מפעיל את הבדיקה AF.
requestor.sv	מקבל בקשות מהבורר ומעצב את הבקשות לפי מפרט CCI-P. מיישם גם בקרת זרימה.
nlb_csr.sv	מיישמת אוגרי בקרת ומצב קריאה/כתיבה של 64 סיביות (CSR). האוגרים תומכים בקריאה וכתיבה של 32 ו-64 סיביות.
nlb_gram_sdp.sv	מיישמת RAM גנרי עם יציאות כפולות עם יציאת כתיבה אחת ויציאת קריאה אחת.

NLB הוא יישום ייחוס של AFU התואם ל-Intel Acceleration Stack עבור Intel Xeon CPU עם FPGAs Core Cache Interface (CCI-P) Manual Reference. הפונקציה העיקרית של NLB היא לאמת קישוריות מארח באמצעות דפוסי גישה שונים לזיכרון. NLB גם מודד רוחב פס והשהיית קריאה/כתיבה. לבדיקת רוחב הפס יש את האפשרויות הבאות:

• 100% לקרוא
• 100% כותבים
• 50% קוראים ו-50% כותבים

מידע קשור

• מדריך התחלה מהירה של Intel Acceleration Stack עבור כרטיס האצה הניתן לתכנות של Intel עם Arria 10 GX FPGA
• מחסנית האצה עבור Intel Xeon CPU עם FPGAs Core Cache Interface (CCI-P) מדריך עזר
• Intel Acceleration Stack מדריך התחלה מהירה עבור Intel FPGA Acceleration Card D5005

תיאורי בקרת לולאה מקורית ומצב רישום
טבלה 5. שמות, כתובות ותיאורים של CSR

כתובת בייט (OPAE)	מִלָה כתובת (CCI-P)	גִישָׁה	שֵׁם	רוֹחַב	תֵאוּר
0x0000	0x0000	RO	DFH	64	כותרת תכונת מכשיר AF.
0x0008	0x0002	RO	AFU_ID_L	64	זיהוי AF נמוך.
0x0010	0x0004	RO	AFU_ID_H	64	AF תעודת זהות גבוהה.
0x0018	0x0006	Rsvd	CSR_DFH_RSVD0	64	שמור חובה 0.
0x0020	0x0008	RO	CSR_DFH_RSVD1	64	שמור חובה 1.
0x0100	0x0040	RW	CSR_SCRATCHPAD0	64	רישום פנקס 0.
0x0108	0x0042	RW	CSR_SCRATCHPAD1	64	רישום פנקס 2.
0x0110	0x0044	RW	CSR_AFU_DSM_BASE L	32	הורד 32 סיביות של כתובת בסיס AF DSM. 6 הסיביות התחתונות הן 4×00 מכיוון שהכתובת מיושרת לגודל קו המטמון של 64 בתים.
0x0114	0x0045	RW	CSR_AFU_DSM_BASE H	32	32 סיביות עליונים של כתובת בסיס AF DSM.
0x0120	0x0048	RW	CSR_SRC_ADDR	64	התחל כתובת פיזית עבור מאגר מקור. כל בקשות הקריאה ממוקדות לאזור זה.
0x0128	0x004A	RW	CSR_DST_ADDR	64	התחל כתובת פיזית למאגר היעד. כל בקשות הכתיבה ממוקדות לאזור זה
0x0130	0x004C	RW	CSR_NUM_LINES	32	מספר שורות המטמון.
0x0138	0x004E	RW	CSR_CTL	32	שולט בזרימת הבדיקה, התחלה, עצירה, השלמה בכוח.
0x0140	0x0050	RW	CSR_CFG	32	מגדיר פרמטרי בדיקה.
0x0148	0x0052	RW	CSR_INACT_THRESH	32	מגבלת סף חוסר פעילות.
0x0150	0x0054	RW	CSR_INTERRUPT0	32	SW מקצה Interrupt APIC ID ו-Vector למכשיר.
מפת אופסט של DSM
0x0040	0x0010	RO	DSM_STATUS	32	מצב בדיקה ורשם שגיאות.

טבלה 6. שדות סיביות של CSR עם דוגמהamples
טבלה זו מפרטת את שדות הסיביות של CSR התלויים בערך של ה-CSR_NUM_LINES, . באקסampלה למטה = 14.

שֵׁם	שדה ביט	גִישָׁה	תֵאוּר
CSR_SRC_ADDR	[63:]	RW	נקודות מיושרות של 2^(N+6)MB לתחילת מאגר הקריאה.
	[-1:0]	RW	0x0.
CSR_DST_ADDR	[63:]	RW	נקודות מיושרות של 2^(N+6)MB לתחילת מאגר הכתיבה.
	[-1:0]	RW	0x0.
CSR_NUM_LINES	[31:]	RW	0x0.
נִמשָׁך…

שֵׁם	שדה ביט	גִישָׁה	תֵאוּר
	[-1:0]	RW	מספר שורות המטמון לקריאה או כתיבה. סף זה עשוי להיות שונה עבור כל AF במבחן. פֶּתֶק: ודא שמאגרי המקור והיעד גדולים מספיק כדי להכיל את קווי מטמון. CSR_NUM_LINES צריך להיות קטן או שווה ל .
עבור הערכים הבאים, נניח =14. לאחר מכן, CSR_SRC_ADDR ו-CSR_DST_ADDR מקבלים 2^20 (0x100000).
CSR_SRC_ADDR	[31:14]	RW	כתובת מיושרת של 1MB.
	[13:0]	RW	0x0.
CSR_DST_ADDR	[31:14]	RW	כתובת מיושרת של 1MB.
	[13:0]	RW	0x0.
CSR_NUM_LINES	[31:14]	RW	0x0.
	[13:0]	RW	מספר שורות המטמון לקריאה או כתיבה. סף זה עשוי להיות שונה עבור כל AF במבחן. פֶּתֶק: ודא שמאגרי המקור והיעד גדולים מספיק כדי להכיל את קווי מטמון.

טבלה 7. שדות סיביות CSR נוספים

שֵׁם	שדה ביט	גִישָׁה	תֵאוּר
CSR_CTL	[31:3]	RW	שָׁמוּר.
	[2]	RW	כוח השלמת בדיקה. כותב את דגל השלמת הבדיקה ומדדי ביצועים אחרים ל-csr_stat. לאחר כפיית השלמת בדיקה, מצב החומרה זהה להשלמת בדיקה לא מאולצת.
	[1]	RW	מתחיל בביצוע בדיקה.
	[0]	RW	איפוס בדיקה נמוך פעיל. כאשר נמוך, כל פרמטרי התצורה משתנים לערכי ברירת המחדל שלהם.
CSR_CFG	[29]	RW	בדיקות cr_interrupt_testmode קוטעות. יוצר הפרעה בסוף כל בדיקה.
	[28]	RW	cr_interrupt_on_error שולח פסיקה בעת שגיאה
			זיהוי.
	[27:20]	RW	cr_test_cfg מגדיר את ההתנהגות של כל מצב בדיקה.
	[13:12]	RW	cr_chsel בוחר בערוץ הוירטואלי.
	[10:9]	RW	cr_rdsel מגדיר את סוג בקשת הקריאה. לקידודים יש את
			הערכים החוקיים הבאים:
			• 1'b00: RdLine_S
			• 2'b01: RdLine_I
			• 2'b11: מצב מעורב
	[8]	RW	cr_delay_en מאפשר הכנסת עיכוב אקראית בין בקשות.
	[6:5]	RW	מגדיר מצב בדיקה, cr_multiCL-len. ערכים חוקיים הם 0,1 ו-3.
	[4:2]	RW	cr_mode, מגדיר את מצב הבדיקה. הערכים הבאים תקפים:
			• 3'b000: LPBK1
			• 3'b001: קרא
			• 3'b010: כתוב
			• 3'b011: TRPUT
נִמשָׁך…

שֵׁם	שדה ביט	גִישָׁה	תֵאוּר
			למידע נוסף על מצב הבדיקה, עיין ב- מצבי בדיקה הנושא למטה.
	[1]	RW	c_cont בוחר מעבר בדיקה או סיום בדיקה. • כאשר 1'b0, הבדיקה מסתיימת. מעדכן את הסטטוס CSR כאשר הושגה ספירת CSR_NUM_LINES. • כאשר 1'b1, הבדיקה עוברת לכתובת ההתחלה לאחר שהיא מגיעה לספירת CSR_NUM_LINES. במצב גלגול, הבדיקה מסתיימת רק לאחר שגיאה.
	[0]	RW	cr_wrthru_en עובר בין סוגי בקשות WrLine_I ו-Wrline_M. • 1'b0: WrLine_M • 1'b1: WrLine_I
CSR_INACT_THRESHOLD	[31:0]	RW	מגבלת סף חוסר פעילות. מזהה את משך התחנות במהלך ריצת מבחן. סופר את מספר מחזורי סרק עוקבים. אם חוסר הפעילות נחשב > CSR_INACT_THRESHOLD, לא נשלחות בקשות, אין תגובות התקבל, והאות inact_timeout מוגדר. כתיבת 1 ל-CSR_CTL[1] מפעילה את המונה הזה.
CSR_INTERRUPT0	[23:16]	RW	מספר ה-Interrupt Vector עבור המכשיר.
	[15:0]	RW	apic_id הוא APIC OD עבור המכשיר.
DSM_STATUS	[511:256]	RO	מצב בדיקה של טופס dump שגיאה.
	[255:224]	RO	סוף תקורה.
	[223:192]	RO	התחל מעל הראש.
	[191:160]	RO	מספר כתבים.
	[159:128]	RO	מספר קריאות.
	[127:64]	RO	מספר שעונים.
	[63:32]	RO	רשם שגיאות בדיקה.
	[31:16]	RO	השוו והחליפו מונה הצלחה.
	[15:1]	RO	מזהה ייחודי עבור כל כתיבת סטטוס DSM.
	[0]	RO	דגל השלמת בדיקה.

מצבי בדיקה
CSR_CFG[4:2] מגדיר את מצב הבדיקה. ארבעת המבחנים הבאים זמינים:

• LPBK1: זהו מבחן העתקת זיכרון. ה-AF מעתיק את CSR_NUM_LINES ממאגר המקור למאגר היעד. עם השלמת הבדיקה, התוכנה משווה את מאגרי המקור והיעד.
• לִקְרוֹא: בדיקה זו מדגישה את נתיב הקריאה ומודד רוחב פס קריאה או חביון. ה-AF קורא CSR_NUM_LINES החל מה-CSR_SRC_ADDR. זוהי רק בדיקת רוחב פס או חביון. זה לא מאמת את הנתונים שנקראו.
• לִכתוֹב: בדיקה זו מדגישה את נתיב הכתיבה ומודד רוחב פס או חביון כתיבה. ה-AF קורא CSR_NUM_LINES החל מה-CSR_SRC_ADDR. זוהי רק בדיקת רוחב פס או חביון. זה לא מאמת את הנתונים שנכתבו.
• TRPUT: מבחן זה משלב את הקריאה והכתיבה. הוא קורא CSR_NUM_LINES החל ממיקום CSR_SRC_ADDR וכותב CSR_NUM_LINES ל-CSR_SRC_ADDR. זה גם מודד רוחב פס קריאה וכתיבה. בדיקה זו אינה בודקת את הנתונים. לקריאה ולכתיבה אין תלות

הטבלה הבאה מציגה את קידודי CSR_CFG עבור ארבעת הבדיקות. טבלה זו קובעת ו-CSR_NUM_LINES, =14. אתה יכול לשנות את מספר שורות המטמון על ידי עדכון הרשום CSR_NUM_LINES.

טבלה 8. מצבי בדיקה

אבחון FPGA: fpgadiag
כלי השירות fpgadiag כולל מספר בדיקות לאבחון, בדיקה ודיווח על חומרת ה-FPGA. השתמש בכלי השירות fpgadiag כדי להפעיל את כל מצבי הבדיקה. למידע נוסף על שימוש בכלי השירות fpgadiag, עיין בסעיף fpgadiag במדריך הכלים של Open Programmable Acceleration Engine (OPAE).

NLB Mode0 Hello_FPGA זרימת בדיקה

1. התוכנה מאתחלת את זיכרון מצב ההתקן (DSM) לאפס.
2. תוכנה כותבת את כתובת ה-DSM BASE ל-AFU. CSR Write(DSM_BASE_H), CSRWrite(DSM_BASE_L)
3. התוכנה מכינה מאגר זיכרון מקור ויעד. הכנה זו היא ספציפית לבדיקה.
4. התוכנה כותבת CSR_CTL[2:0]= 0x1. כתיבה זו מוציאה את הבדיקה מהאיפוס ולמצב תצורה. ניתן להמשיך בתצורה רק כאשר CSR_CTL[0]=1 ו-CSR_CTL[1]=1.
5. התוכנה מגדירה את פרמטרי הבדיקה, כגון src, destaddress, csr_cfg, num lines וכן הלאה.
6. תוכנה CSR כותבת CSR_CTL[2:0]= 0x3. ה-AF מתחיל בביצוע הבדיקה.
7. השלמת מבחן:
   • החומרה מסתיימת כאשר הבדיקה מסתיימת או מזהה שגיאה. בסיום, ה-AF החומרה מעדכן את DSM_STATUS. סקרי תוכנה DSM_STATUS[31:0]==1 כדי לזהות את השלמת הבדיקה.
   • תוכנה יכולה לכפות על השלמת בדיקה על ידי כתיבת CSR כותבת CSR_CTL[2:0]=0x7. חומרה AF עדכוני DSM_STATUS.

מסמך היסטוריית תיקונים עבור המדריך למשתמש של יחידה פונקציונלית (AFU) של Native Loopback Accelerator

גרסת מסמך	האצת אינטל גרסת מחסנית	שינויים
2019.08.05	2.0 (נתמך עם Intel Quartus Prime Pro Edition 18.1.2) ו-1.2 (נתמך עם Intel Quartus Prime Pro Edition 17.1.1)	נוספה תמיכה עבור פלטפורמת Intel FPGA PAC D5005 במהדורה הנוכחית.
2018.12.04	1.2 (נתמך עם Intel Quartus® Prime Pro Edition 17.1.1)	שחרור תחזוקה.
2018.08.06	1.1 (נתמך עם Intel Quartus Prime Pro Edition 17.1.1) ו-1.0 (נתמך עם Intel Quartus Prime Pro Edition 17.0.0)	עדכן את המיקום של קוד המקור עבור ה-NLB sample AFU ב ה-NLB SampLe Accelerator Function (AF) סָעִיף.
2018.04.11	1.0 (נתמך עם Intel Quartus Prime Pro Edition 17.0.0)	שחרור ראשוני.

תאגיד אינטל. כל הזכויות שמורות. Intel, הלוגו של Intel וסימני Intel אחרים הם סימנים מסחריים של Intel Corporation או של חברות הבת שלה. אינטל מתחייבת לביצועים של מוצרי ה-FPGA והמוליכים למחצה שלה למפרטים הנוכחיים בהתאם לאחריות הסטנדרטית של אינטל, אך שומרת לעצמה את הזכות לבצע שינויים בכל מוצר ושירות בכל עת ללא הודעה מוקדמת. אינטל אינה נושאת באחריות או חבות הנובעת מהיישום או השימוש בכל מידע, מוצר או שירות המתוארים כאן, למעט כפי שהוסכם במפורש בכתב על ידי אינטל. ללקוחות אינטל מומלץ להשיג את הגרסה העדכנית ביותר של מפרטי המכשיר לפני הסתמכות על מידע שפורסם ולפני ביצוע הזמנות של מוצרים או שירותים. *שמות ומותגים אחרים עשויים להיטען כרכושם של אחרים.

מסמכים / משאבים

intel Native Loopback Accelerator Functional Unit (AFU) [pdfמדריך למשתמש יחידה פונקציונלית AFU של יחידת לולאה חוזרת, Native Loopback, יחידה פונקציונלית מאיץ AFU, יחידה פונקציונלית AFU

הפניות

• מדריך למשתמש