인텔 네이티브 루프백 가속기 기능 유닛(AFU)
이 문서에 대하여
컨벤션
표 1. 문서 규칙
| 협약 | 설명 |
| # | 명령이 루트로 입력됨을 나타내는 명령 앞에 옵니다. |
| $ | 사용자로 명령을 입력해야 함을 나타냅니다. |
| 이 글꼴 | File이름, 명령 및 키워드가 이 글꼴로 인쇄됩니다. 긴 명령줄은 이 글꼴로 인쇄됩니다. 긴 명령줄은 다음 줄로 줄바꿈될 수 있지만 반환은 명령의 일부가 아닙니다. Enter를 누르지 마십시오. |
| 꺾쇠 괄호 사이에 나타나는 자리 표시자 텍스트를 적절한 값으로 바꿔야 함을 나타냅니다. 꺾쇠괄호는 입력하지 마세요. |
약어
표 2. 약어
| 약어 | 확장 | 설명 |
| AF | 가속기 기능 | 애플리케이션을 가속화하는 FPGA 로직에 구현된 컴파일된 하드웨어 가속기 이미지입니다. |
| 영어: AFU (공중급유기) | 가속기 기능 단위 | 성능을 향상시키기 위해 CPU에서 애플리케이션의 계산 작업을 오프로드하는 FPGA 로직에 구현된 하드웨어 가속기. |
| API | 애플리케이션 프로그래밍 인터페이스 | 소프트웨어 애플리케이션 구축을 위한 서브루틴 정의, 프로토콜 및 도구 세트입니다. |
| 아세 | AFU 시뮬레이션 환경 | 시뮬레이션 환경에서 동일한 호스트 애플리케이션과 AF를 사용할 수 있는 공동 시뮬레이션 환경입니다. ASE는 FPGA용 Intel® 가속 스택의 일부입니다. |
| CCI-P | 코어 캐시 인터페이스 | CCI-P는 AFU가 호스트와 통신하는 데 사용하는 표준 인터페이스입니다. |
| CL | 캐시 라인 | 64바이트 캐시 라인 |
| DFH | 장치 기능 헤더 | 기능을 추가하는 확장 가능한 방법을 제공하기 위해 기능 헤더의 연결된 목록을 만듭니다. |
| 핀엠 | FPGA 인터페이스 관리자 | FIU(FPGA 인터페이스 장치)와 메모리, 네트워킹 등을 위한 외부 인터페이스가 포함된 FPGA 하드웨어입니다.
AF(가속기 기능)는 런타임에 FIM과 인터페이스합니다. |
| 금융감독원 | FPGA 인터페이스 유닛 | FIU는 PCIe*, UPI와 같은 플랫폼 인터페이스와 CCI-P와 같은 AFU 측 인터페이스 간의 브리지 역할을 하는 플랫폼 인터페이스 계층입니다. |
| 계속되는… | ||
인텔사. 판권 소유. 인텔, 인텔 로고 및 기타 인텔 마크는 인텔사 또는 그 자회사의 상표입니다. 인텔은 인텔의 표준 보증에 따라 FPGA 및 반도체 제품의 성능을 최신 사양으로 보증하지만 사전 통지 없이 언제든지 제품 및 서비스를 변경할 수 있는 권리를 보유합니다. 인텔은 인텔이 서면으로 명시적으로 동의한 경우를 제외하고 여기에 설명된 정보, 제품 또는 서비스의 적용 또는 사용으로 인해 발생하는 어떠한 책임도 지지 않습니다. 인텔 고객은 게시된 정보에 의존하고 제품이나 서비스를 주문하기 전에 최신 버전의 장치 사양을 얻는 것이 좋습니다. *다른 이름과 브랜드는 다른 사람의 자산일 수 있습니다.
| 약어 | 확장 | 설명 |
| 영어: MPF (영어) | 메모리 속성 공장 | MPF는 AFU가 FIU와의 거래에 대한 CCI-P 트래픽 조절 작업을 제공하는 데 사용할 수 있는 기본 빌딩 블록(BBB)입니다. |
| 메시지 | 메시지 | 메시지 - 제어 알림 |
| 국립라디오방송 | 네이티브 루프백 | NLB는 CCI-P 링크에 대한 읽기 및 쓰기를 수행하여 연결 및 처리량을 테스트합니다. |
| RdLine_I | 읽기 라인이 잘못되었습니다. | FPGA 캐시 힌트가 유효하지 않은 것으로 설정된 메모리 읽기 요청. 이 라인은 FPGA에 캐시되지 않지만 FPGA 캐시 오염을 일으킬 수 있습니다.
메모: 캐시 tag Intel UPI(Ultra Path Interconnect)에서 처리되지 않은 모든 요청에 대한 요청 상태를 추적합니다. 따라서 RdLine_I가 완료 시 유효하지 않은 것으로 표시되더라도 캐시를 소모합니다. tag 일시적으로 UPI를 통해 요청 상태를 추적합니다. 이 작업으로 인해 캐시 라인이 제거되어 캐시 오염이 발생할 수 있습니다. 어드밴스tagRdLine_I를 사용한다는 것은 CPU 디렉토리에 의해 추적되지 않는다는 것입니다. 따라서 CPU에서 스누핑을 방지합니다. |
| RdLine-S | 읽기 라인 공유 | FPGA 캐시 힌트가 공유로 설정된 메모리 읽기 요청입니다. 이를 공유 상태로 FPGA 캐시에 유지하려고 시도합니다. |
| WrLine_I | 잘못된 줄 쓰기 | FPGA 캐시 힌트가 유효하지 않음으로 설정된 메모리 쓰기 요청. FIU는 FPGA 캐시에 데이터를 보관할 의도 없이 데이터를 씁니다. |
| WrLine_M | 수정된 행 쓰기 | FPGA 캐시 힌트가 수정됨으로 설정된 메모리 쓰기 요청. FIU는 데이터를 쓰고 이를 수정된 상태로 FPGA 캐시에 남겨둡니다. |
가속 용어집
표 3. FPGA가 포함된 Intel Xeon® CPU용 가속 스택 용어집
| 용어 | 약어 | 설명 |
| FPGA가 있는 Intel Xeon® CPU용 Intel 가속 스택 | 가속 스택 | Intel FPGA와 Intel Xeon 프로세서 간에 성능 최적화된 연결을 제공하는 소프트웨어, 펌웨어 및 도구 모음입니다. |
| Intel FPGA 프로그래밍 가능 가속 카드(Intel FPGA PAC) | 인텔 FPGA PAC | PCIe FPGA 가속기 카드. PCIe 버스를 통해 Intel Xeon 프로세서와 쌍을 이루는 FIM(FPGA 인터페이스 관리자)이 포함되어 있습니다. |
AFU(네이티브 루프백 가속기 기능 단위)
NLB(네이티브 루프백) AFU 초과view
- NLBampAFU는 Verilog 및 System Verilog 세트로 구성됩니다. file메모리 읽기 및 쓰기, 대역폭 및 대기 시간을 테스트합니다.
- 이 패키지에는 동일한 RTL 소스에서 구축할 수 있는 세 개의 AFU가 포함되어 있습니다. RTL 소스 코드를 구성하면 이러한 AFU가 생성됩니다.
NLB Samp르 액셀러레이터 기능(AF)
$OPAE_PLATFORM_ROOT/hw/samples 디렉토리는 다음 NLB에 대한 소스 코드를 저장합니다.amp르 AFU:
- nlb_mode_0
- nlb_mode_0_stp
- nlb_mode_3
메모: $DCP_LOC/hw/samples 디렉토리는 NLB를 저장합니다.amp파일 1.0 릴리스 패키지의 AFU 소스 코드입니다.
NLB를 이해하려면ample AFU 소스 코드 구조 및 빌드 방법은 다음 빠른 시작 가이드 중 하나를 참조하십시오(사용 중인 Intel FPGA PAC에 따라 다름).
- Intel Arria® 10 GX FPGA와 함께 Intel PAC를 사용하는 경우 Intel Arria 10 GX FPGA가 포함된 IntelProgrammable Acceleration Card를 참조하세요.
- Intel FPGA PAC D5005를 사용하는 경우 Intel FPGA 프로그래밍 가능 가속 카드 D5005용 Intel 가속 스택 빠른 시작 가이드를 참조하십시오.
릴리스 패키지는 다음 세 가지를 제공합니다.ampAF:
- NLB 모드 0 AF: lpbk1 테스트를 수행하려면 hello_fpga 또는 fpgadiag 유틸리티가 필요합니다.
- NLB 모드 3 AF: trupt, 읽기 및 쓰기 테스트를 수행하려면 fpgadiag 유틸리티가 필요합니다.
- NLB 모드 0 stp AF: lpbak1 테스트를 수행하려면 hello_fpga 또는 fpgadiag 유틸리티가 필요합니다.
메모: nlb_mode_0_stp는 nlb_mode_0과 동일한 AFU이지만 신호 탭 디버그 기능이 활성화되어 있습니다.
fpgadiag 및 hello_fpga 유틸리티는 적절한 AF가 FPGA 하드웨어를 진단, 테스트 및 보고하는 데 도움이 됩니다.
인텔사. 판권 소유. 인텔, 인텔 로고 및 기타 인텔 마크는 인텔사 또는 그 자회사의 상표입니다. 인텔은 인텔의 표준 보증에 따라 FPGA 및 반도체 제품의 성능을 최신 사양으로 보증하지만 사전 통지 없이 언제든지 제품 및 서비스를 변경할 수 있는 권리를 보유합니다. 인텔은 인텔이 서면으로 명시적으로 동의한 경우를 제외하고 여기에 설명된 정보, 제품 또는 서비스의 적용 또는 사용으로 인해 발생하는 어떠한 책임도 지지 않습니다. 인텔 고객은 게시된 정보에 의존하고 제품이나 서비스를 주문하기 전에 최신 버전의 장치 사양을 얻는 것이 좋습니다. *다른 이름과 브랜드는 다른 사람의 자산일 수 있습니다.
그림 1. 네이티브 루프백(nlb_lpbk.sv) 최상위 래퍼
표 4. NLB Files
| File 이름 | 설명 |
| nlb_lpbk.sv | 요청자와 중재자를 인스턴스화하는 NLB용 최상위 래퍼입니다. |
| 중재자.sv | 테스트 AF를 인스턴스화합니다. |
| 요청자.sv | 중재자의 요청을 수락하고 CCI-P 사양에 따라 요청 형식을 지정합니다. 흐름 제어도 구현합니다. |
| nlb_csr.sv | 64비트 읽기/쓰기 제어 및 상태(CSR) 레지스터를 구현합니다. 레지스터는 32비트 및 64비트 읽기 및 쓰기를 모두 지원합니다. |
| nlb_gram_sdp.sv | 하나의 쓰기 포트와 하나의 읽기 포트가 있는 일반 듀얼 포트 RAM을 구현합니다. |
NLB는 FPGA 코어 캐시 인터페이스(CCI-P) 참조 매뉴얼을 갖춘 Intel Xeon CPU용 Intel Acceleration Stack과 호환되는 AFU의 참조 구현입니다. NLB의 주요 기능은 다양한 메모리 액세스 패턴을 사용하여 호스트 연결을 확인하는 것입니다. NLB는 또한 대역폭과 읽기/쓰기 대기 시간을 측정합니다. 대역폭 테스트에는 다음과 같은 옵션이 있습니다.
- 100% 읽음
- 100% 쓰기
- 50% 읽기 및 50% 쓰기
관련 정보
- Arria 10 GX FPGA가 포함된 Intel 프로그래밍 가능 가속 카드용 Intel 가속 스택 빠른 시작 가이드
- FPGA 코어 캐시 인터페이스(CCI-P) 참조 매뉴얼을 갖춘 Intel Xeon CPU용 가속 스택
- 인텔 FPGA 프로그래밍 가능 가속 카드 D5005용 인텔 가속 스택 빠른 시작 가이드
기본 루프백 제어 및 상태 레지스터 설명
표 5. CSR 이름, 주소 및 설명
| 바이트 주소(OPAE) | 단어 주소(CCI-P) | 입장 | 이름 | 너비 | 설명 |
| 0x0000 | 0x0000 | RO | DFH | 64 | AF 장치 기능 헤더. |
| 0x0008 | 0x0002 | RO | AFU_ID_L | 64 | AF ID가 낮습니다. |
| 0x0010 | 0x0004 | RO | AFU_ID_H | 64 | AF ID가 높습니다. |
| 0x0018 | 0x0006 | 응답 | CSR_DFH_RSVD0 | 64 | 필수 예약 0. |
| 0x0020 | 0x0008 | RO | CSR_DFH_RSVD1 | 64 | 필수 예약 1. |
| 0x0100 | 0x0040 | RW | CSR_SCRATCHPAD0 | 64 | 스크래치패드 레지스터 0. |
| 0x0108 | 0x0042 | RW | CSR_SCRATCHPAD1 | 64 | 스크래치패드 레지스터 2. |
| 0x0110 | 0x0044 | RW | CSR_AFU_DSM_BASE L | 32 | AF DSM 기본 주소의 하위 32비트입니다. 하위 6비트는 주소가 4바이트 캐시 라인 크기에 맞춰 정렬되어 있으므로 00×64입니다. |
| 0x0114 | 0x0045 | RW | CSR_AFU_DSM_BASEH | 32 | AF DSM 기본 주소의 상위 32비트입니다. |
| 0x0120 | 0x0048 | RW | CSR_SRC_ADDR | 64 | 소스 버퍼의 시작 물리적 주소입니다. 모든 읽기 요청은 이 지역을 대상으로 합니다. |
| 0x0128 | 0x004A | RW | CSR_DST_ADDR | 64 | 대상 버퍼의 시작 물리적 주소입니다. 모든 쓰기 요청은 이 지역을 대상으로 합니다. |
| 0x0130 | 0x004C | RW | CSR_NUM_LINES | 32 | 캐시 라인 수. |
| 0x0138 | 0x004E | RW | CSR_CTL | 32 | 테스트 흐름, 시작, 중지, 강제 완료를 제어합니다. |
| 0x0140 | 0x0050 | RW | CSR_CFG | 32 | 테스트 매개변수를 구성합니다. |
| 0x0148 | 0x0052 | RW | CSR_INACT_THRESH | 32 | 비활성 임계값 제한. |
| 0x0150 | 0x0054 | RW | CSR_INTERRUPT0 | 32 | SW는 Interrupt APIC ID와 Vector를 장치에 할당합니다. |
| DSM 오프셋 맵 | |||||
| 0x0040 | 0x0010 | RO | DSM_상태 | 32 | 테스트 상태 및 오류 레지스터. |
표 6. Ex가 포함된 CSR 비트 필드amp레
이 표에는 CSR_NUM_LINES의 값에 따라 달라지는 CSR 비트 필드가 나열되어 있습니다. . 예전에는amp아래로 = 14.
| 이름 | 비트 필드 | 입장 | 설명 |
| CSR_SRC_ADDR | [63년:] | RW | 2^(N+6)MB 정렬된 주소는 읽기 버퍼의 시작을 가리킵니다. |
| [-1:0] | RW | 0x0. | |
| CSR_DST_ADDR | [63년:] | RW | 2^(N+6)MB 정렬된 주소는 쓰기 버퍼의 시작을 가리킵니다. |
| [-1:0] | RW | 0x0. | |
| CSR_NUM_LINES | [31년:] | RW | 0x0. |
| 계속되는… | |||
| 이름 | 비트 필드 | 입장 | 설명 |
| [-1:0] | RW | 읽거나 쓸 캐시 라인 수입니다. 이 임계값은 테스트 AF마다 다를 수 있습니다.
메모: 소스 및 대상 버퍼가 다음을 수용할 수 있을 만큼 충분히 큰지 확인하십시오. 캐시 라인. CSR_NUM_LINES는 다음보다 작거나 같아야 합니다. . |
|
| 다음 값에 대해 가정합니다. =14. 그런 다음 CSR_SRC_ADDR 및 CSR_DST_ADDR은 2^20(0x100000)을 허용합니다. | |||
| CSR_SRC_ADDR | [31:14] | RW | 1MB 정렬 주소. |
| [13:0] | RW | 0x0. | |
| CSR_DST_ADDR | [31:14] | RW | 1MB 정렬 주소. |
| [13:0] | RW | 0x0. | |
| CSR_NUM_LINES | [31:14] | RW | 0x0. |
| [13:0] | RW | 읽거나 쓸 캐시 라인 수입니다. 이 임계값은 테스트 AF마다 다를 수 있습니다.
메모: 소스 및 대상 버퍼가 다음을 수용할 수 있을 만큼 충분히 큰지 확인하십시오. 캐시 라인. |
|
표 7. 추가 CSR 비트 필드
| 이름 | 비트 필드 | 입장 | 설명 |
| CSR_CTL | [31:3] | RW | 예약된. |
| [2] | RW | 강제 테스트 완료. 테스트 완료 플래그 및 기타 성능 카운터를 csr_stat에 기록합니다. 강제 테스트 완료 후 하드웨어 상태는 비강제 테스트 완료와 동일합니다. | |
| [1] | RW | 테스트 실행을 시작합니다. | |
| [0] | RW | 활성 로우 테스트 재설정. 낮으면 모든 구성 매개변수가 기본값으로 변경됩니다. | |
| CSR_CFG | [29] | RW | cr_interrupt_testmode는 인터럽트를 테스트합니다. 각 테스트가 끝날 때 인터럽트를 생성합니다. |
| [28] | RW | cr_interrupt_on_error는 오류 발생 시 인터럽트를 보냅니다. | |
| 발각. | |||
| [27:20] | RW | cr_test_cfg는 각 테스트 모드의 동작을 구성합니다. | |
| [13:12] | RW | cr_chsel은 가상 채널을 선택합니다. | |
| [10:9] | RW | cr_rdsel은 읽기 요청 유형을 구성합니다. 인코딩에는 | |
| 다음 유효한 값: | |||
| • 1'b00: RdLine_S | |||
| • 2'b01: RdLine_I | |||
| • 2'b11: 혼합 모드 | |||
| [8] | RW | cr_delay_en은 요청 사이에 무작위 지연 삽입을 활성화합니다. | |
| [6:5] | RW | 테스트 모드 cr_multiCL-len을 구성합니다. 유효한 값은 0,1입니다. | |
| [4:2] | RW | cr_mode, 테스트 모드를 구성합니다. 다음 값이 유효합니다. | |
| • 3'b000: LPBK1 | |||
| • 3'b001: 읽기 | |||
| • 3'b010: 쓰기 | |||
| • 3'b011: TRPUT | |||
| 계속되는… | |||
| 이름 | 비트 필드 | 입장 | 설명 |
| 테스트 모드에 대한 자세한 내용은 테스트 모드 아래 주제. | |||
| [1] | RW | c_cont는 테스트 롤오버 또는 테스트 종료를 선택합니다.
• 1'b0이 되면 테스트가 종료됩니다. 다음과 같은 경우 CSR 상태를 업데이트합니다. CSR_NUM_LINES개에 도달했습니다. • 1'b1일 때 테스트는 CSR_NUM_LINES 개수에 도달한 후 시작 주소로 롤오버됩니다. 롤오버 모드에서는 오류가 발생한 경우에만 테스트가 종료됩니다. |
|
| [0] | RW | cr_wrthru_en은 WrLine_I와 Wrline_M 요청 유형 간에 전환합니다.
• 1'b0: WrLine_M • 1'b1: WrLine_I |
|
| CSR_INACT_THRESHOLD | [31:0] | RW | 비활성 임계값 제한. 테스트 실행 중 정지 기간을 감지합니다. 연속 유휴 사이클 수를 계산합니다. 비활성 횟수인 경우
> CSR_INACT_THRESHOLD, 요청이 전송되지 않고 응답이 없습니다. 수신되고 inact_timeout 신호가 설정됩니다. CSR_CTL[1]에 1을 쓰면 이 카운터가 활성화됩니다. |
| CSR_INTERRUPT0 | [23:16] | RW | 장치의 인터럽트 벡터 번호입니다. |
| [15:0] | RW | apic_id는 장치의 APIC OD입니다. | |
| DSM_상태 | [511:256] | RO | 테스트 모드에서 덤프 오류가 발생했습니다. |
| [255:224] | RO | 오버헤드를 종료합니다. | |
| [223:192] | RO | 오버헤드를 시작하세요. | |
| [191:160] | RO | 쓰기 수. | |
| [159:128] | RO | 읽기 수. | |
| [127:64] | RO | 시계 수. | |
| [63:32] | RO | 테스트 오류 레지스터. | |
| [31:16] | RO | 성공 카운터를 비교하고 교환합니다. | |
| [15:1] | RO | 각 DSM 상태 쓰기에 대한 고유 ID입니다. | |
| [0] | RO | 테스트 완료 플래그. |
테스트 모드
CSR_CFG[4:2]는 테스트 모드를 구성합니다. 다음 네 가지 테스트를 사용할 수 있습니다.
- LPBK1: 메모리 복사 테스트입니다. AF는 소스 버퍼에서 대상 버퍼로 CSR_NUM_LINES를 복사합니다. 테스트가 완료되면 소프트웨어는 소스 버퍼와 대상 버퍼를 비교합니다.
- 읽다: 이 테스트는 읽기 경로에 중점을 두고 읽기 대역폭 또는 대기 시간을 측정합니다. AF는 CSR_SRC_ADDR부터 시작하여 CSR_NUM_LINES를 읽습니다. 이는 대역폭 또는 대기 시간 테스트일 뿐입니다. 읽은 데이터를 확인하지 않습니다.
- 쓰다: 이 테스트는 쓰기 경로에 중점을 두고 쓰기 대역폭 또는 대기 시간을 측정합니다. AF는 CSR_SRC_ADDR부터 시작하여 CSR_NUM_LINES를 읽습니다. 이는 대역폭 또는 대기 시간 테스트일 뿐입니다. 작성된 데이터를 확인하지는 않습니다.
- 트루풋: 이 테스트는 읽기와 쓰기를 결합합니다. CSR_SRC_ADDR 위치부터 CSR_NUM_LINES를 읽고 CSR_SRC_ADDR에 CSR_NUM_LINES를 씁니다. 또한 읽기 및 쓰기 대역폭을 측정합니다. 이 테스트는 데이터를 확인하지 않습니다. 읽기와 쓰기에는 종속성이 없습니다.
다음 표는 네 가지 테스트에 대한 CSR_CFG 인코딩을 보여줍니다. 이 테이블은 CSR_NUM_LINES, =14. CSR_NUM_LINES 레지스터를 업데이트하여 캐시 라인 수를 변경할 수 있습니다.
표 8. 테스트 모드
FPGA 진단: fpgadiag
fpgadiag 유틸리티에는 FPGA 하드웨어를 진단, 테스트 및 보고하기 위한 여러 테스트가 포함되어 있습니다. 모든 테스트 모드를 실행하려면 fpgadiag 유틸리티를 사용하십시오. fpgadiag 유틸리티 사용에 대한 자세한 내용은 OPAE(Open Programmable Acceleration Engine) 도구 가이드의 fpgadiag 섹션을 참조하세요.
NLB 모드0 Hello_FPGA 테스트 흐름
- 소프트웨어는 장치 상태 메모리(DSM)를 0으로 초기화합니다.
- 소프트웨어는 DSM BASE 주소를 AFU에 기록합니다. CSR 쓰기(DSM_BASE_H), CSR쓰기(DSM_BASE_L)
- 소프트웨어는 소스 및 대상 메모리 버퍼를 준비합니다. 이 준비는 테스트별로 다릅니다.
- 소프트웨어는 CSR_CTL[2:0]= 0x1을 씁니다. 이 쓰기 작업을 수행하면 테스트가 재설정 상태에서 벗어나 구성 모드로 전환됩니다. CSR_CTL[0]=1 & CSR_CTL[1]=1인 경우에만 구성을 진행할 수 있습니다.
- 소프트웨어는 src, destaddress, csr_cfg, num line 등과 같은 테스트 매개변수를 구성합니다.
- 소프트웨어 CSR은 CSR_CTL[2:0]= 0x3을 씁니다. AF가 테스트 실행을 시작합니다.
- 테스트 완료:
- 테스트가 완료되거나 오류가 감지되면 하드웨어가 완료됩니다. 완료되면 하드웨어 AF가 DSM_STATUS를 업데이트합니다. 소프트웨어는 DSM_STATUS[31:0]==1을 폴링하여 테스트 완료를 감지합니다.
- 소프트웨어는 CSR 쓰기 CSR_CTL[2:0]=0x7을 작성하여 테스트를 강제로 완료할 수 있습니다. 하드웨어 AF는 DSM_STATUS를 업데이트합니다.
Native Loopback Accelerator Functional Unit(AFU) 사용자 가이드의 문서 개정 내역
| 문서 버전 | 인텔 가속 스택 버전 | 변화 |
| 2019.08.05 | 2.0(인텔에서 지원됨
Quartus 프라임 프로 에디션 18.1.2) 및 1.2(에서 지원됨) Intel Quartus Prime Pro 에디션 17.1.1) |
현재 릴리스에 Intel FPGA PAC D5005 플랫폼에 대한 지원이 추가되었습니다. |
| 2018.12.04 | 1.2(인텔에서 지원됨
Quartus® 프라임 프로 에디션 17.1.1) |
유지 보수 릴리스. |
| 2018.08.06 | 1.1(인텔에서 지원됨
Quartus 프라임 프로 에디션 17.1.1) 및 1.0(에서 지원됨) Intel Quartus Prime Pro 에디션 17.0.0) |
NLB의 소스 코드 위치 업데이트amp르 AFU NLB Samp르 액셀러레이터 기능(AF) 부분. |
| 2018.04.11 | 1.0(인텔에서 지원됨
Quartus 프라임 프로 에디션 17.0.0) |
최초 출시. |
인텔사. 판권 소유. 인텔, 인텔 로고 및 기타 인텔 마크는 인텔사 또는 그 자회사의 상표입니다. 인텔은 인텔의 표준 보증에 따라 FPGA 및 반도체 제품의 성능을 최신 사양으로 보증하지만 사전 통지 없이 언제든지 제품 및 서비스를 변경할 수 있는 권리를 보유합니다. 인텔은 인텔이 서면으로 명시적으로 동의한 경우를 제외하고 여기에 설명된 정보, 제품 또는 서비스의 적용 또는 사용으로 인해 발생하는 어떠한 책임도 지지 않습니다. 인텔 고객은 게시된 정보에 의존하고 제품이나 서비스를 주문하기 전에 최신 버전의 장치 사양을 얻는 것이 좋습니다. *다른 이름과 브랜드는 다른 사람의 자산일 수 있습니다.
문서 / 리소스
 |
인텔 네이티브 루프백 가속기 기능 유닛(AFU) [PDF 파일] 사용자 가이드 네이티브 루프백 가속기 기능 유닛 AFU, 네이티브 루프백, 가속기 기능 유닛 AFU, 기능 유닛 AFU |
