د انټیل اصلي لوپ بیک سرعت کونکي فنکشنل یونټ (AFU) کارن لارښود

منځپانګې پټول

1 د انټیل اصلي لوپ بیک سرعت کونکي فنکشنل یونټ (AFU)

2 د دې سند په اړه

3 د اصلي لوپ بیک سرعت کونکي فعالیت واحد (AFU)

4 د اصلي لوپ بیک سرعت کونکي فنکشنل یونټ (AFU) کارن لارښود لپاره د سند بیاکتنې تاریخ

5 اسناد / سرچینې

5.1 حوالې

6 اړونده پوسټونه

د انټیل اصلي لوپ بیک سرعت کونکي فنکشنل یونټ (AFU)

د دې سند په اړه

کنوانسیونونه
جدول 1. د سند کنوانسیونونه

کنوانسیون	تفصیل
#	د کمانډ څخه مخکی چې دا په ګوته کوي کمانډ باید د روټ په توګه داخل شي.
$	یوه کمانډ په ګوته کوي چې باید د کارونکي په توګه داخل شي.
دا فونټ	Fileنومونه، کمانډونه او کلیمې په دې فونټ کې چاپ شوي. اوږد کمانډ لاینونه په دې فونټ کې چاپ شوي. که څه هم د کمانډ اوږدې کرښې ممکن بلې کرښې ته وغځول شي، بیرته ستنیدل د قوماندې برخه نه ده؛ انټر فشار مه کوئ.
	د ځای لرونکی متن په ګوته کوي چې د زاویه قوسونو ترمینځ څرګندیږي باید د مناسب ارزښت سره ځای په ځای شي. د زاویه قوسونو ته مه ورشئ.

لنډیزونه
جدول 2. لنډیزونه

لنډیزونه	پراخول	تفصیل
AF	د سرعت فعالیت	د هارډویر سرعت کونکي عکس په FPGA منطق کې پلي شوی چې غوښتنلیک ګړندی کوي.
AFU	د سرعت فعالیت واحد	د هارډویر سرعت کوونکی په FPGA منطق کې پلي شوی کوم چې د CPU څخه د غوښتنلیک لپاره د فعالیت ښه کولو لپاره کمپیوټري عملیات اپلوډ کوي.
API	د غوښتنلیک پروګرام کولو انٹرفیس	د سافټویر غوښتنلیکونو جوړولو لپاره د فرعي روټین تعریفونو ، پروتوکولونو او وسیلو سیټ.
ASE	د AFU سمولو چاپیریال	د شریک سمولیشن چاپیریال چې تاسو ته اجازه درکوي ورته کوربه غوښتنلیک او AF په سمولیشن چاپیریال کې وکاروئ. ASE د FPGAs لپاره د Intel® Acceleration Stack برخه ده.
CCI-P	د کور کیچ انٹرفیس	CCI-P معیاري انٹرفیس دی چې AFUs د کوربه سره د خبرو اترو لپاره کاروي.
CL	د کیش کرښه	د 64 بایټ کیچ لاین
DFH	د وسیلې فیچر سرلیک	د فیچر سرلیکونو یو تړل شوی لیست رامینځته کوي ترڅو د ب featuresو اضافه کولو پراخه لاره چمتو کړي.
FIM	د FPGA انٹرفیس مدیر	د FPGA هارډویر چې د FPGA انٹرفیس یونټ (FIU) لري او د حافظې ، شبکې کولو او نورو لپاره بهرني انٹرفیسونه. د سرعت فعالیت (AF) د چلولو په وخت کې د FIM سره مداخله کوي.
FIU	د FPGA انٹرفیس واحد	FIU د پلیټ فارم انٹرفیس پرت دی چې د پلیټ فارم انٹرفیسونو لکه PCIe * ، UPI او AFU- اړخ انٹرفیسونو لکه CCI-P ترمینځ د پل په توګه کار کوي.
*ادامه…*

Intel Corporation. ټول حقونه خوندي دي. Intel، د Intel لوگو، او د Intel نورې نښې د Intel Corporation یا د هغې د فرعي شرکتونو سوداګریزې نښې دي. Intel د خپل FPGA او سیمیکمډکټر محصولاتو فعالیت د Intel معیاري تضمین سره سم اوسني مشخصاتو ته تضمینوي، مګر دا حق خوندي کوي چې په هر وخت کې پرته له خبرتیا څخه په هر محصول او خدماتو کې بدلون راولي. Intel هیڅ مسؤلیت یا مسؤلیت په غاړه نه اخلي چې د غوښتنلیک یا د کوم معلوماتو، محصول، یا خدماتو کارولو څخه رامینځته کیږي چې دلته تشریح شوي پرته له دې چې د Intel لخوا په لیکلي ډول موافقه شوې وي. د انټیل پیرودونکو ته مشوره ورکول کیږي چې د وسیلې ځانګړتیاو وروستۍ نسخه ترلاسه کړي مخکې لدې چې په کوم خپاره شوي معلوماتو تکیه وکړي او د محصولاتو یا خدماتو لپاره امر کولو دمخه. * نور نومونه او نښې ممکن د نورو ملکیت په توګه ادعا شي.

لنډیزونه	پراخول	تفصیل
MPF	د حافظې د ملکیتونو فابریکه	MPF یو بنسټیز ساختماني بلاک (BBB) دی چې AFUs کولی شي د FIU سره د معاملو لپاره د CCI-P ترافیک شکل ورکولو عملیاتو چمتو کولو لپاره وکاروي.
پیغام	پیغام	پیغام - د کنټرول خبرتیا
NLB	اصلي لوپ بیک	NLB د CCI-P لینک ته لوستل او لیکي ترڅو د ارتباط او ټرپټ ازموینه وکړي.
RdLine_I	لوستل کرښه ناسمه ده	د حافظې لوستلو غوښتنه، د FPGA کیچ اشارې سره ناسمه ټاکل شوې. لاین په FPGA کې نه ساتل کیږي، مګر ممکن د FPGA کیچ ککړتیا لامل شي. یادونه: زیرمه tag په Intel Ultra Path Interconnect (Intel UPI) کې د ټولو پاتې غوښتنو لپاره د غوښتنې حالت تعقیبوي. له همدې امله، که څه هم RdLine_I په بشپړیدو سره ناباوره نښه شوی، دا زیرمه مصرفوي tag په لنډمهاله توګه د UPI په اړه د غوښتنې وضعیت تعقیبولو لپاره. دا عمل ممکن د کیچ لاین د ویستلو پایله ولري ، چې د کیچ ککړتیا لامل کیږي. اډوانtagد RdLine_I کارولو څخه دا دی چې دا د CPU لارښود لخوا نه تعقیب کیږي؛ پدې توګه دا د CPU څخه د سپړلو مخه نیسي.
RdLine-S	شریکه کرښه ولولئ	د FPGA کیچ اشارې سره د حافظې لوستلو غوښتنه شریکه شوې. هڅه کیږي چې دا په ګډ حالت کې د FPGA کیچ کې وساتي.
WrLine_I	ليکنه ناسمه ده	د حافظې لیکلو غوښتنه ، د FPGA کیچ اشارې سره غلط ته ټاکل شوې. FIU د FPGA کیچ کې د معلوماتو ساتلو په نیت سره ډاټا لیکي.
WrLine_M	بدل شوی کرښه ولیکئ	د حافظې لیکلو غوښتنه ، د FPGA کیچ اشارې سره ترمیم شوي ته ټاکل شوې. FIU معلومات لیکي او په تعدیل شوي حالت کې یې د FPGA کیچ کې پریږدي.

د سرعت لغت
جدول 3. د FPGAs لغتونو سره د Intel Xeon® CPU لپاره د سرعت سټیک

اصطلاح	لنډیز	تفصیل
د FPGAs سره د Intel Xeon® CPU لپاره د انټیل سرعت سټیک	د سرعت سټیک	د سافټویر، فرم ویئر، او وسایلو ټولګه چې د Intel FPGA او Intel Xeon پروسیسر ترمنځ د فعالیت مطلوب ارتباط چمتو کوي.
د Intel FPGA پروګرام وړ سرعت کارت (Intel FPGA PAC)	Intel FPGA PAC	د PCIe FPGA سرعت کارت. د FPGA انٹرفیس مدیر (FIM) لري چې د PCIe بس کې د Intel Xeon پروسیسر سره جوړه کوي.

د اصلي لوپ بیک سرعت کونکي فعالیت واحد (AFU)

اصلي لوپ بیک (NLB) AFU اوورview

د NLB sample AFUs د Verilog او System Verilog یوه سیټ لري fileد حافظې د لوستلو او لیکلو ، بډ ویت ، او ځنډ ازموینې لپاره.

پدې بسته کې درې AFUs شامل دي چې تاسو کولی شئ د ورته RTL سرچینې څخه جوړ کړئ. ستاسو د RTL سرچینې کوډ ترتیب کول دا AFUs رامینځته کوي.

د NLB Sampد سرعت کونکي فعالیت (AF)
$OPAE_PLATFORM_ROOT/hw/samples لارښود د لاندې NLB لپاره د سرچینې کوډ ذخیره کويample AFUs:

nlb_mode_0
nlb_mode_0_stp

nlb_mode_3

یادونه: $DCP_LOC/hw/samples Directory د NLB s ذخیره کويampد 1.0 خوشې کولو کڅوړې لپاره د AFUs سرچینې کوډ.

د NLB د پوهیدو لپارهampد AFU سرچینې کوډ جوړښت او د دې جوړولو څرنګوالی، د لاندې ګړندي پیل لارښودونو څخه یو ته مراجعه وکړئ (په دې پورې اړه لري چې تاسو د Intel FPGA PAC کاروئ):

که تاسو د Intel Arria® 10 GX FPGA سره Intel PAC کاروئ، د Intel Arria 10 GX FPGA سره د Intel Programmable Acceleration Card ته مراجعه وکړئ.

که تاسو د Intel FPGA PAC D5005 کاروئ، د Intel FPGA پروګرام وړ سرعت کارت D5005 لپاره د Intel Acceleration Stack Quick Start لارښود ته مراجعه وکړئ.

د خوشې کولو کڅوړه لاندې درې s چمتو کويample AFs:

د NLB حالت 0 AF: د lpbk1 ازموینې ترسره کولو لپاره hello_fpga یا fpgadiag افادیت ته اړتیا لري.
د NLB حالت 3 AF: د ټرپ ، لوستلو او لیکلو ازموینې ترسره کولو لپاره د fpgadiag اسانتیا ته اړتیا لري.

د NLB حالت 0 stp AF: د lpbak1 ازموینې ترسره کولو لپاره hello_fpga یا fpgadiag افادیت ته اړتیا لري.
یادونه: nlb_mode_0_stp د nlb_mode_0 په څیر ورته AFU دی مګر د سیګنال نل ډیبګ فیچر فعال شوی.
د fpgadiag او hello_fpga اسانتیاوې د FPGA هارډویر په اړه د تشخیص، ازموینې او راپور ورکولو لپاره مناسب AF سره مرسته کوي.

شکل 1. اصلي لوپ بیک (nlb_lpbk.sv) د لوړې کچې ریپر

جدول 4. NLB Files

File نوم	تفصیل
nlb_lpbk.sv	د NLB لپاره د لوړې کچې ریپر چې غوښتنه کونکی او ثالث ګړندی کوي.
arbiter.sv	ټیسټ AF انسټاګرام کوي.
requestor.sv	د ثالث څخه غوښتنې مني او غوښتنې د CCI-P مشخصاتو سره سم فارمیټ کوي. د جریان کنټرول هم پلي کوي.
nlb_csr.sv	د 64-bit لوستلو / لیکلو کنټرول او وضعیت (CSR) راجسترونه پلي کوي. راجستر دواړه د 32- او 64-bit لوستلو او لیکلو ملاتړ کوي.
nlb_gram_sdp.sv	د یو لیکلو پورټ او یو لوستلو پورټ سره عمومي ډبل پورټ رام پلي کوي.

NLB د FPGAs کور کیچ انٹرفیس (CCI-P) حوالې لارښود سره د Intel Xeon CPU لپاره د Intel Acceleration Stack سره مطابقت لرونکی AFU د حوالې تطبیق دی. د NLB لومړنۍ دنده د مختلف حافظې لاسرسي نمونو په کارولو سره د کوربه ارتباط تصدیق کول دي. NLB د بینډ ویت او لوستلو / لیکلو ځنډ هم اندازه کوي. د بینډ ویت ازموینه لاندې اختیارونه لري:

100٪ لوستل
100% لیکل

50% لوستل او 50% لیکي

اړوند معلومات

د اریریا 10 GX FPGA سره د انټیل برنامه وړ سرعت کارت لپاره د انټیل سرعت سټیک ګړندي پیل لارښود
د FPGAs کور کیچ انٹرفیس (CCI-P) حوالې لارښود سره د Intel Xeon CPU لپاره سرعت سټیک

د Intel FPGA پروګرام وړ سرعت کارت D5005 لپاره د انټیل سرعت سټیک ګړندي پیل لارښود

د اصلي لوپ بیک کنټرول او وضعیت راجستر توضیحات
جدول 5. د CSR نومونه، پته او توضیحات

د بایټ پته (OPAE)	کلمه پته (CCI-P)	لاسرسی	نوم	عرض	تفصیل
0x0000	0x0000	RO	DFH	64	د AF وسیله فیچر سرلیک.
0x0008	0x0002	RO	AFU_ID_L	64	د AF ID ټیټ دی.
0x0010	0x0004	RO	AFU_ID_H	64	د AF ID لوړ.
0x0018	0x0006	Rsvd	CSR_DFH_RSVD0	64	لازمي ساتل شوي 0.
0x0020	0x0008	RO	CSR_DFH_RSVD1	64	لازمي ساتل شوي 1.
0x0100	0x0040	RW	CSR_SCRATCHPAD0	64	د سکریچ پیډ راجستر 0.
0x0108	0x0042	RW	CSR_SCRATCHPAD1	64	د سکریچ پیډ راجستر 2.
0x0110	0x0044	RW	CSR_AFU_DSM_BASE L	32	د AF DSM بیس ادرس ښکته 32-bits. ټیټ 6 بټونه 4 × 00 دي ځکه چې پته د 64-بایټ کیچ لاین اندازې سره سمون لري.
0x0114	0x0045	RW	CSR_AFU_DSM_BASE H	32	د AF DSM بیس آدرس لوړ 32-bits.
0x0120	0x0048	RW	CSR_SRC_ADDR	64	د سرچینې بفر لپاره فزیکي پته پیل کړئ. ټولې لوستل شوې غوښتنې دا سیمه په نښه کوي.
0x0128	0x004A	RW	CSR_DST_ADDR	64	د منزل بفر لپاره فزیکي پته پیل کړئ. د لیکلو ټولې غوښتنې دا سیمه په نښه کوي
0x0130	0x004C	RW	CSR_NUM_LINES	32	د کیچ لینونو شمیر.
0x0138	0x004E	RW	CSR_CTL	32	د ازموینې جریان کنټرولوي، پیل، ودرول، د ځواک بشپړول.
0x0140	0x0050	RW	CSR_CFG	32	د ازموینې پیرامیټونه تنظیموي.
0x0148	0x0052	RW	CSR_INACT_THRESH	32	د غیر فعالیت حد حد.
0x0150	0x0054	RW	CSR_INTERRUPT0	32	SW وسیلې ته د مداخلې APIC ID او ویکتور تخصیص کوي.
د DSM آفسیټ نقشه
0x0040	0x0010	RO	DSM_STATUS	32	د ازموینې وضعیت او د خطا ثبت کول.

جدول 6. د CSR بټ ساحې د Examples
دا جدول د CSR بټ ساحې لیست کوي چې د CSR_NUM_LINES ارزښت پورې اړه لري، . په exampلاندې = ۱۴.

نوم	بټ فیلډ	لاسرسی	تفصیل
CSR_SRC_ADDR	[۲۰۱۹:]	RW	2^(N+6)MB د لوستلو بفر پیل ته د ادرس په نښه کوي.
CSR_SRC_ADDR	[-1:0]	RW	0x0.
CSR_DST_ADDR	[۲۰۱۹:]	RW	2^(N+6)MB د لیکلو بفر پیل ته د ادرس په نښه کوي.
CSR_DST_ADDR	[-1:0]	RW	0x0.
CSR_NUM_LINES	[۲۰۱۹:]	RW	0x0.
*ادامه…*

نوم	بټ فیلډ	لاسرسی	تفصیل
	[-1:0]	RW	د لوستلو یا لیکلو لپاره د کیچ لینونو شمیر. دا حد ممکن د هرې ازموینې AF لپاره توپیر ولري. یادونه: ډاډ ترلاسه کړئ چې سرچینه او د منزل بفرونه دومره لوی دي چې ځای په ځای کړي د زیرمې کرښې CSR_NUM_LINES باید لږ یا مساوي وي .
د لاندې ارزښتونو لپاره، فرض کړئ = ۱۴. بیا، CSR_SRC_ADDR او CSR_DST_ADDR مني 14^2 (20x0).
CSR_SRC_ADDR	[31:14]	RW	د 1MB ترتیب شوی پته.
CSR_SRC_ADDR	[13:0]	RW	0x0.
CSR_DST_ADDR	[31:14]	RW	د 1MB ترتیب شوی پته.
CSR_DST_ADDR	[13:0]	RW	0x0.
CSR_NUM_LINES	[31:14]	RW	0x0.
CSR_NUM_LINES	[13:0]	RW	د لوستلو یا لیکلو لپاره د کیچ لینونو شمیر. دا حد ممکن د هرې ازموینې AF لپاره توپیر ولري. یادونه: ډاډ ترلاسه کړئ چې سرچینه او د منزل بفرونه دومره لوی دي چې ځای په ځای کړي د زیرمې کرښې

جدول 7. اضافي CSR بټ ساحې

نوم	بټ فیلډ	لاسرسی	تفصیل
CSR_CTL	[31:3]	RW	ساتل شوی.
	[2]	RW	د ځواک ازموینې بشپړول. csr_stat ته د ازموینې بشپړولو بیرغ او د فعالیت نور شمیرونکي لیکي. د جبري ازموینې بشپړولو وروسته ، د هارډویر حالت د غیر جبري ازموینې بشپړولو ته ورته دی.
	[1]	RW	د ازموینې اجرا کول پیل کوي.
	[0]	RW	فعال ټیټ ټیسټ ری سیٹ. کله چې ټیټ وي، د ترتیب ټول پیرامیټونه د دوی اصلي ارزښتونو ته بدلوي.
CSR_CFG	[29]	RW	cr_interrupt_testmode ازموینې مداخلې. د هرې ازموینې په پای کې مداخله رامینځته کوي.
	[28]	RW	cr_interrupt_on_error د خطا په وخت کې مداخله لیږي
			کشف
	[27:20]	RW	cr_test_cfg د هر ټیسټ حالت چلند تنظیموي.
	[13:12]	RW	cr_chsel مجازی چینل غوره کوي.
	[10:9]	RW	cr_rdsel د لوستلو غوښتنې ډول تنظیموي. کوډونه لري
			لاندې معتبر ارزښتونه:
			• 1'b00: RdLine_S
			• 2'b01: RdLine_I
			• 2'b11: مخلوط حالت
	[8]	RW	cr_delay_en د غوښتنو تر منځ د تصادفي ځنډ داخلول فعالوي.
	[6:5]	RW	د ازموینې حالت ترتیبوي،cr_multiCL-len. د اعتبار وړ ارزښتونه 0,1،3 او XNUMX دي.
	[4:2]	RW	cr_mode، د ازموینې حالت تنظیموي. لاندې ارزښتونه د اعتبار وړ دي:
			• 3'b000: LPBK1
			• 3'b001: لوستل
			• 3'b010: ولیکئ
			• 3'b011: TRPUT
*ادامه…*

نوم	بټ فیلډ	لاسرسی	تفصیل
			د ازموینې حالت په اړه د نورو معلوماتو لپاره ، مراجعه وکړئ د ازموینې طریقې لاندې موضوع.
	[1]	RW	c_cont د ټیسټ رول اوور یا د ازموینې پای ته رسیدو غوره کوي. • کله چې 1'b0، ازموینه پای ته رسیږي. د وضعیت CSR تازه کوي کله چې CSR_NUM_LINES شمیره پای ته ورسیده. • کله چې 1'b1 وي، ازموینه د CSR_NUM_LINES شمیر ته رسیدو وروسته د پیل پته ته ځي. په رول اوور حالت کې، ازموینه یوازې په تېروتنه پای ته رسیږي.
	[0]	RW	cr_wrthru_en د WrLine_I او Wrline_M غوښتنې ډولونو ترمنځ بدلیږي. • 1'b0: WrLine_M • 1'b1: WrLine_I
CSR_INACT_THRESHOLD	[31:0]	RW	د غیر فعالیت حد حد. د آزموینې په جریان کې د سټالونو موده معلوموي. د پرله پسې بې کاره دورونو شمیره شمیري. که د غیر فعالیت شمیرل کیږي > CSR_INACT_THRESHOLD، هیڅ غوښتنه نه لیږل کیږي، هیڅ ځواب نشته ترلاسه شوی، او د غیر فعال_ وخت پای سیګنال ټاکل شوی. CSR_CTL[1] ته د 1 لیکل دا کاونټر فعالوي.
CSR_INTERRUPT0	[23:16]	RW	د آلې لپاره د مداخلې ویکتور شمیره.
CSR_INTERRUPT0	[15:0]	RW	apic_id د وسیلې لپاره APIC OD دی.
DSM_STATUS	[511:256]	RO	تېروتنه ډمپ فارم ټیسټ حالت.
	[255:224]	RO	د سر په پای کې.
	[223:192]	RO	سر پیل کړئ.
	[191:160]	RO	د لیکنو شمیر.
	[159:128]	RO	د لوستلو شمیر.
	[127:64]	RO	د ساعتونو شمیر.
	[63:32]	RO	د ازموینې تېروتنه ثبتول.
	[31:16]	RO	د بریالیتوب کاونټر پرتله او تبادله کړئ.
	[15:1]	RO	د هر DSM حالت لیکلو لپاره ځانګړی ID.
	[0]	RO	د ازموینې بشپړولو بیرغ.

د ازموینې طریقې
CSR_CFG [4:2] د ازموینې حالت تنظیموي. لاندې څلور ازموینې شتون لري:

LPBK1: دا د حافظې کاپي ازموینه ده. AF د سرچینې بفر څخه CSR_NUM_LINES د منزل بفر ته کاپي کوي. د ازموینې بشپړیدو سره ، سافټویر سرچینه او منزل بفر پرتله کوي.
ولولئ: دا ازموینه د لوستلو لاره ټینګار کوي او د لوستلو بینډ ویت یا ځنډ اندازه کوي. AF د CSR_NUM_LINES لوستل د CSR_SRC_ADDR څخه پیل کوي. دا یوازې د بینډ ویت یا ځنډ ازموینه ده. دا د معلوماتو لوستل تایید نه کوي.
ولیکئ: دا ازموینه د لیکلو لاره ټینګار کوي او د لیکلو بینډ ویت یا ځنډ اندازه کوي. AF د CSR_NUM_LINES لوستل د CSR_SRC_ADDR څخه پیل کوي. دا یوازې د بینډ ویت یا ځنډ ازموینه ده. دا د لیکل شوي ډاټا تصدیق نه کوي.
TRPUT: دا ازموینه د لوستلو او لیکلو ترکیب کوي. دا CSR_NUM_LINES د CSR_SRC_ADDR ځای څخه پیل کوي او CSR_NUM_LINES ته CSR_SRC_ADDR لیکي. دا د لوستلو او لیکلو بینډ ویت هم اندازه کوي. دا ازموینه ډاټا نه ګوري. لوستل او لیکل هیڅ تکیه نلري

لاندې جدول د څلورو ازموینو لپاره د CSR_CFG کوډونه ښیې. دا جدول ترتیب او CSR_NUM_LINES، = ۱۴. تاسو کولی شئ د CSR_NUM_LINES راجستر په تازه کولو سره د کیچ لینونو شمیر بدل کړئ.

جدول 8. د ازموینې طریقې

د FPGA تشخیص: fpgadiag
د fpgadiag افادیت کې د FPGA هارډویر تشخیص ، ازموینې او راپور ورکولو لپاره ډیری ازموینې شاملې دي. د ټولو ټیسټ حالتونو چلولو لپاره د fpgadiag اسانتیا وکاروئ. د fpgadiag افادیت کارولو په اړه د نورو معلوماتو لپاره، د خلاص پروګرام وړ سرعت انجن (OPAE) اوزار لارښود کې fpgadiag برخې ته مراجعه وکړئ.

NLB Mode0 سلام_FPGA ټیسټ فلو

سافټویر د وسیلې حالت حافظه (DSM) صفر ته پیل کوي.
سافټویر د DSM BASE پته AFU ته لیکي. د CSR لیکل (DSM_BASE_H)، CSR رائټ (DSM_BASE_L)
سافټویر د سرچینې او منزل حافظې بفر چمتو کوي. دا تیاری د ازموینې ځانګړی دی.
سافټویر CSR_CTL [2:0] = 0x1 لیکي. دا لیکنه ازموینه له ریسیټ څخه بهر او د ترتیب کولو حالت ته راوړي. ترتیب یوازې هغه وخت پرمخ ځي کله چې CSR_CTL[0]=1 او CSR_CTL[1]=1.

سافټویر د ازموینې پیرامیټونه تنظیموي، لکه src، destaddress، csr_cfg، num لینونه، او داسې نور.
سافټویر CSR CSR_CTL [2:0] = 0x3 لیکي. AF د ازموینې اجرا پیلوي.
د ازموینې بشپړول:
- هارډویر بشپړیږي کله چې ازموینه بشپړه شي یا کومه تېروتنه کشف کړي. په بشپړیدو سره، هارډویر AF DSM_STATUS تازه کوي. د سافټویر ټولپوښتنې DSM_STATUS[31:0]==1 د ازموینې بشپړولو معلومولو لپاره.
- سافټویر کولی شي د CSR په لیکلو سره د ازموینې بشپړولو مجبور کړي CSR_CTL [2:0] = 0x7. هارډویر AF تازه کوي DSM_STATUS.

د اصلي لوپ بیک سرعت کونکي فنکشنل یونټ (AFU) کارن لارښود لپاره د سند بیاکتنې تاریخ

د سند نسخه	د Intel سرعت د سټیک نسخه	بدلونونه
2019.08.05	2.0 (د Intel سره ملاتړ شوی د کوارټس پرائم پرو نسخه 18.1.2) او 1.2 (سره ملاتړ شوی د Intel Quartus Prime Pro Edition 17.1.1)	په اوسني ریلیز کې د Intel FPGA PAC D5005 پلیټ فارم لپاره ملاتړ اضافه شوی.
2018.12.04	1.2 (د Intel سره ملاتړ شوی Quartus® Prime Pro Edition 17.1.1)	د ساتنې ساتنه.
2018.08.06	1.1 (د Intel سره ملاتړ شوی د کوارټس پرائم پرو نسخه 17.1.1) او 1.0 (سره ملاتړ شوی د Intel Quartus Prime Pro Edition 17.0.0)	د NLB لپاره د سرچینې کوډ ځای تازه کړیample AFU in د NLB Sampد سرعت کونکي فعالیت (AF) برخه
2018.04.11	1.0 (د Intel سره ملاتړ شوی د کوارټس پرائم پرو نسخه 17.0.0)	ابتدايي خوشې کول.

اسناد / سرچینې

د انټیل اصلي لوپ بیک سرعت کونکي فنکشنل یونټ (AFU) [pdf] د کارونکي لارښود
اصلي لوپ بیک سرعت کونکي فنکشنل یونټ AFU، اصلي لوپ بیک، سرعت کونکي فنکشنل یونټ AFU، فنکشنل یونټ AFU

حوالې

د کارن لارښود