अंतर्वस्तु छिपाना
1 इंटेल नेटिव लूपबैक एक्सेलेरेटर फंक्शनल यूनिट (AFU)
2 इस दस्तावेज़ के बारे में
3 नेटिव लूपबैक एक्सेलेरेटर फंक्शनल यूनिट (AFU)
4 नेटिव लूपबैक एक्सेलेरेटर फंक्शनल यूनिट (एएफयू) यूजर गाइड के लिए दस्तावेज़ संशोधन इतिहास
5 दस्तावेज़ / संसाधन
5.1 संदर्भ
6 संबंधित पोस्ट

इंटेल-लोगो

इंटेल नेटिव लूपबैक एक्सेलेरेटर फंक्शनल यूनिट (AFU)

इंटेल-नेटिव-लूपबैक-एक्सीलरेटर-फंक्शनल-यूनिट-(एएफयू)-प्रो

इस दस्तावेज़ के बारे में

कन्वेंशनों
तालिका 1. दस्तावेज़ कन्वेंशन

सम्मेलन विवरण
# एक कमांड से पहले जो इंगित करता है कि कमांड को रूट के रूप में दर्ज किया जाना है।
$ इंगित करता है कि एक कमांड को उपयोगकर्ता के रूप में दर्ज किया जाना है।
यह फ़ॉन्ट Fileइस फॉन्ट में नाम, कमांड और कीवर्ड प्रिंट होते हैं। इस फॉन्ट में लंबी कमांड लाइन प्रिंट होती है। हालांकि लंबी कमांड लाइन अगली पंक्ति में लपेट सकती है, रिटर्न कमांड का हिस्सा नहीं है; एंटर न दबाएं।
प्लेसहोल्डर टेक्स्ट को इंगित करता है जो कोण कोष्ठकों के बीच दिखाई देता है जिसे उचित मान से बदला जाना चाहिए। कोण कोष्ठक में प्रवेश न करें।

परिवर्णी शब्द
तालिका 2. संक्षिप्त शब्द

परिवर्णी शब्द विस्तार विवरण
AF त्वरक समारोह एफपीजीए लॉजिक में कार्यान्वित संकलित हार्डवेयर एक्सेलेरेटर छवि जो किसी एप्लिकेशन को गति प्रदान करती है।
एएफयू त्वरक कार्यात्मक इकाई हार्डवेयर एक्सेलेरेटर FPGA लॉजिक में लागू किया गया जो प्रदर्शन में सुधार के लिए सीपीयू से एक एप्लिकेशन के लिए एक कम्प्यूटेशनल ऑपरेशन को ऑफलोड करता है।
एपीआई अप्लिकेशन प्रोग्रामिंग अंतरफलक सॉफ्टवेयर अनुप्रयोगों के निर्माण के लिए सबरूटीन परिभाषाओं, प्रोटोकॉल और उपकरणों का एक सेट।
एएसई AFU सिमुलेशन पर्यावरण सह-सिमुलेशन वातावरण जो आपको सिमुलेशन वातावरण में समान होस्ट एप्लिकेशन और AF का उपयोग करने की अनुमति देता है। एएसई एफपीजीए के लिए इंटेल® एक्सेलेरेशन स्टैक का हिस्सा है।
सीसीआई-पी कोर कैश इंटरफेस CCI-P मानक इंटरफ़ेस AFU है जिसका उपयोग होस्ट के साथ संचार करने के लिए किया जाता है।
CL कैश लाइन 64-बाइट कैश लाइन
डीएफएच डिवाइस फ़ीचर हैडर सुविधाओं को जोड़ने का एक एक्स्टेंसिबल तरीका प्रदान करने के लिए फीचर हेडर की एक लिंक्ड सूची बनाता है।
एफआईएम FPGA इंटरफ़ेस प्रबंधक एफपीजीए हार्डवेयर जिसमें एफपीजीए इंटरफेस यूनिट (एफआईयू) और मेमोरी, नेटवर्किंग आदि के लिए बाहरी इंटरफेस शामिल हैं।

एक्सेलेरेटर फंक्शन (AF) रन टाइम पर FIM के साथ इंटरफेस करता है।
एफआईयू एफपीजीए इंटरफेस यूनिट FIU एक प्लेटफ़ॉर्म इंटरफ़ेस परत है जो PCIe*, UPI और AFU-साइड इंटरफ़ेस जैसे CCI-P जैसे प्लेटफ़ॉर्म इंटरफ़ेस के बीच एक सेतु का काम करती है।
जारी…

इंटेल कॉर्पोरेशन। सर्वाधिकार सुरक्षित। Intel, Intel लोगो और अन्य Intel चिह्न Intel Corporation या उसकी सहायक कंपनियों के ट्रेडमार्क हैं। Intel अपने FPGA और सेमीकंडक्टर उत्पादों के प्रदर्शन को Intel की मानक वारंटी के अनुसार वर्तमान विनिर्देशों के अनुसार वारंट करता है, लेकिन बिना किसी सूचना के किसी भी समय किसी भी उत्पाद और सेवाओं में परिवर्तन करने का अधिकार सुरक्षित रखता है। इंटेल यहां वर्णित किसी भी जानकारी, उत्पाद या सेवा के आवेदन या उपयोग से उत्पन्न होने वाली कोई जिम्मेदारी या दायित्व नहीं लेता है, सिवाय इसके कि इंटेल द्वारा लिखित रूप से सहमति व्यक्त की गई है। Intel ग्राहकों को सलाह दी जाती है कि किसी भी प्रकाशित जानकारी पर भरोसा करने से पहले और उत्पादों या सेवाओं के लिए ऑर्डर देने से पहले डिवाइस विनिर्देशों का नवीनतम संस्करण प्राप्त करें। *अन्य नामों और ब्रांडों पर दूसरों की संपत्ति के रूप में दावा किया जा सकता है।

परिवर्णी शब्द विस्तार विवरण
एमपीएफ मेमोरी गुण फैक्टरी MPF एक बेसिक बिल्डिंग ब्लॉक (BBB) ​​है जिसका उपयोग AFU FIU के साथ लेनदेन के लिए CCI-P ट्रैफिक शेपिंग ऑपरेशन प्रदान करने के लिए कर सकता है।
एमएसजी संदेश संदेश - एक नियंत्रण अधिसूचना
एनएलबी देशी लूपबैक NLB कनेक्टिविटी और थ्रूपुट का परीक्षण करने के लिए CCI-P लिंक को पढ़ता और लिखता है।
रोडलाइन_I पंक्ति अमान्य पढ़ें मेमोरी रीड रिक्वेस्ट, FPGA कैश हिंट के साथ अमान्य पर सेट। लाइन को FPGA में कैश नहीं किया जाता है, लेकिन इससे FPGA कैश प्रदूषण हो सकता है।

टिप्पणी: कैश tag इंटेल अल्ट्रा पाथ इंटरकनेक्ट (Intel UPI) पर सभी बकाया अनुरोधों के लिए अनुरोध की स्थिति को ट्रैक करता है।

इसलिए, भले ही RdLine_I को पूरा होने पर अमान्य चिह्नित किया गया हो, यह कैश का उपभोग करता है tag UPI पर अनुरोध की स्थिति को अस्थायी रूप से ट्रैक करने के लिए। इस क्रिया के परिणामस्वरूप कैश लाइन को हटाया जा सकता है, जिसके परिणामस्वरूप कैश प्रदूषण हो सकता है। सलाहtagRdLine_I का उपयोग करने का कारण यह है कि इसे CPU निर्देशिका द्वारा ट्रैक नहीं किया जाता है; इस प्रकार यह सीपीयू से स्नूपिंग को रोकता है।
RdLine-एस लाइन साझा पढ़ें FPGA कैश हिंट के साथ मेमोरी रीड रिक्वेस्ट शेयर्ड पर सेट। इसे साझा अवस्था में FPGA कैश में रखने का प्रयास किया जाता है।
WrLine_I लाइन अमान्य लिखें मेमोरी राइट रिक्वेस्ट, एफपीजीए कैश हिंट के साथ अमान्य पर सेट। FIU डेटा को FPGA कैश में रखने के इरादे से डेटा लिखता है।
WrLine_एम लाइन संशोधित लिखें मेमोरी राइट रिक्वेस्ट, FPGA कैश हिंट के साथ मॉडिफाइड पर सेट। FIU डेटा लिखता है और इसे संशोधित अवस्था में FPGA कैश में छोड़ देता है।

त्वरण शब्दावली
तालिका 3. FPGAs शब्दावली के साथ Intel Xeon® CPU के लिए त्वरण स्टैक

अवधि संक्षेपाक्षर विवरण
FPGAs के साथ Intel Xeon® CPU के लिए Intel Acceleration Stack त्वरण स्टैक सॉफ़्टवेयर, फ़र्मवेयर और टूल का एक संग्रह जो एक Intel FPGA और एक Intel Xeon प्रोसेसर के बीच प्रदर्शन-अनुकूलित कनेक्टिविटी प्रदान करता है।
इंटेल एफपीजीए प्रोग्रामेबल एक्सेलेरेशन कार्ड (इंटेल एफपीजीए पीएसी) इंटेल एफपीजीए पीएसी PCIe FPGA त्वरक कार्ड। इसमें एक FPGA इंटरफ़ेस मैनेजर (FIM) होता है जो PCIe बस के ऊपर Intel Xeon प्रोसेसर के साथ जुड़ता है।

नेटिव लूपबैक एक्सेलेरेटर फंक्शनल यूनिट (AFU)

नेटिव लूपबैक (NLB) AFU ओवरview

  • एनएलबी एसampले एएफयू में वेरिलॉग और सिस्टम वेरिलॉग का एक सेट शामिल है fileस्मृति पढ़ने और लिखने, बैंडविड्थ और विलंबता का परीक्षण करने के लिए एस।
  • इस पैकेज में तीन AFU शामिल हैं जिन्हें आप एक ही RTL स्रोत से बना सकते हैं। RTL स्रोत कोड का आपका कॉन्फ़िगरेशन इन AFU को बनाता है।

एनएलबी एसampले त्वरक समारोह (वायुसेना)
$OPAE_PLATFORM_ROOT/hw/sampलेस निर्देशिका निम्नलिखित एनएलबी एस के लिए स्रोत कोड संग्रहीत करती हैampले एएफयू:

  • एनएलबी_मोड_0
  • nlb_mode_0_stp
  • एनएलबी_मोड_3

टिप्पणी: $DCP_LOC/hw/sampलेस निर्देशिका NLB s को संग्रहीत करती हैamp1.0 रिलीज पैकेज के लिए एएफयू स्रोत कोड।

एनएलबी एस को समझने के लिएampएएफयू स्रोत कोड संरचना और इसे कैसे बनाया जाए, निम्नलिखित त्वरित प्रारंभ मार्गदर्शिकाओं में से एक का संदर्भ लें (आप किस इंटेल एफपीजीए पीएसी का उपयोग कर रहे हैं इसके आधार पर):

  • यदि आप Intel Arria® 10 GX FPGA के साथ Intel PAC का उपयोग कर रहे हैं, तो Intel Arria 10 GX FPGA के साथ IntelProgrammable Acceleration Card देखें।
  • यदि आप Intel FPGA PAC D5005 का उपयोग कर रहे हैं, तो Intel FPGA प्रोग्रामेबल एक्सेलेरेशन कार्ड D5005 के लिए Intel एक्सेलेरेशन स्टैक क्विक स्टार्ट गाइड देखें।

रिलीज पैकेज निम्नलिखित तीन एस प्रदान करता हैampले एएफ:

  • NLB मोड 0 AF: lpbk1 परीक्षण करने के लिए hello_fpga या fpgadiag उपयोगिता की आवश्यकता होती है।
  • NLB मोड 3 AF: ट्रूप करने, पढ़ने और लिखने के परीक्षण करने के लिए fpgadiag उपयोगिता की आवश्यकता होती है।
  • NLB मोड 0 stp AF: lpbak1 परीक्षण करने के लिए hello_fpga या fpgadiag उपयोगिता की आवश्यकता होती है।
    टिप्पणी: Nlb_mode_0_stp वही AFU है जो nlb_mode_0 है लेकिन Signal Tap डीबग सुविधा सक्षम होने के साथ।
    fpgadiag और hello_fpga उपयोगिताएँ उपयुक्त AF को FPGA हार्डवेयर पर निदान, परीक्षण और रिपोर्ट करने में मदद करती हैं।

इंटेल कॉर्पोरेशन। सर्वाधिकार सुरक्षित। Intel, Intel लोगो और अन्य Intel चिह्न Intel Corporation या उसकी सहायक कंपनियों के ट्रेडमार्क हैं। Intel अपने FPGA और सेमीकंडक्टर उत्पादों के प्रदर्शन को Intel की मानक वारंटी के अनुसार वर्तमान विनिर्देशों के अनुसार वारंट करता है, लेकिन बिना किसी सूचना के किसी भी समय किसी भी उत्पाद और सेवाओं में परिवर्तन करने का अधिकार सुरक्षित रखता है। इंटेल यहां वर्णित किसी भी जानकारी, उत्पाद या सेवा के आवेदन या उपयोग से उत्पन्न होने वाली कोई जिम्मेदारी या दायित्व नहीं लेता है, सिवाय इसके कि इंटेल द्वारा लिखित रूप से सहमति व्यक्त की गई है। Intel ग्राहकों को सलाह दी जाती है कि किसी भी प्रकाशित जानकारी पर भरोसा करने से पहले और उत्पादों या सेवाओं के लिए ऑर्डर देने से पहले डिवाइस विनिर्देशों का नवीनतम संस्करण प्राप्त करें। *अन्य नामों और ब्रांडों पर दूसरों की संपत्ति के रूप में दावा किया जा सकता है।

चित्र 1. नेटिव लूपबैक (nlb_lpbk.sv) शीर्ष स्तर का रैपर

इंटेल-नेटिव-लूपबैक-एक्सीलरेटर-फंक्शनल-यूनिट-(एएफयू)-1

तालिका 4. एनएलबी Files

File नाम विवरण
nlb_lpbk.sv एनएलबी के लिए शीर्ष-स्तरीय रैपर जो अनुरोधकर्ता और मध्यस्थ को तत्काल करता है।
मध्यस्थ.sv परीक्षण एएफ को तत्काल करता है।
अनुरोधकर्ता.एसवी मध्यस्थ से अनुरोध स्वीकार करता है और CCI-P विनिर्देश के अनुसार अनुरोधों को प्रारूपित करता है। प्रवाह नियंत्रण भी लागू करता है।
nlb_csr.sv 64-बिट पठन/लेखन नियंत्रण और स्थिति (CSR) रजिस्टर लागू करता है। रजिस्टर 32- और 64-बिट पढ़ने और लिखने दोनों का समर्थन करते हैं।
nlb_gram_sdp.एसवी एक राइट पोर्ट और एक रीड पोर्ट के साथ एक सामान्य ड्यूल-पोर्ट रैम लागू करता है।

NLB FPGAs कोर कैश इंटरफ़ेस (CCI-P) संदर्भ मैनुअल के साथ Intel Xeon CPU के लिए Intel त्वरण स्टैक के साथ संगत AFU का एक संदर्भ कार्यान्वयन है। NLB का प्राथमिक कार्य विभिन्न मेमोरी एक्सेस पैटर्न का उपयोग करके होस्ट कनेक्टिविटी को मान्य करना है। NLB बैंडविड्थ और पठन/लेखन विलंबता को भी मापता है। बैंडविड्थ परीक्षण में निम्नलिखित विकल्प हैं:

  • 100% पढ़ें
  • 100% लिखो
  • 50% पढ़ते हैं और 50% लिखते हैं

संबंधित जानकारी

  • इंटेल एक्सेलेरेशन स्टैक क्विक स्टार्ट गाइड फॉर इंटेल प्रोग्रामेबल एक्सेलेरेशन कार्ड विथ अररिया 10 GX FPGA
  • FPGAs कोर कैश इंटरफ़ेस (CCI-P) संदर्भ मैनुअल के साथ Intel Xeon CPU के लिए त्वरण स्टैक
  • इंटेल FPGA प्रोग्रामेबल एक्सेलेरेशन कार्ड D5005 . के लिए इंटेल एक्सेलेरेशन स्टैक क्विक स्टार्ट गाइड

मूल लूपबैक नियंत्रण और स्थिति रजिस्टर विवरण
तालिका 5. सीएसआर के नाम, पते और विवरण

 बाइट पता (OPAE) शब्द पता (सीसीआई-P)  पहुँच  नाम  चौड़ाई  विवरण
0x0000 0x0000 RO डीएफएच 64 एएफ डिवाइस फीचर हैडर।
0x0008 0x0002 RO AFU_ID_L 64 एएफ आईडी कम।
0x0010 0x0004 RO AFU_ID_H 64 एएफ आईडी उच्च।
0x0018 0x0006 रु.वी.डी सीएसआर_डीएफएच_आरएसवीडी0 64 अनिवार्य आरक्षित 0.
0x0020 0x0008 RO सीएसआर_डीएफएच_आरएसवीडी1 64 अनिवार्य आरक्षित 1.
0x0100 0x0040 RW CSR_SCRATCHAPAD0 64 स्क्रैचपैड रजिस्टर 0.
0x0108 0x0042 RW CSR_SCRATCHAPAD1 64 स्क्रैचपैड रजिस्टर 2.
0x0110 0x0044 RW सीएसआर_एएफयू_डीएसएम_बेस एल 32 AF DSM आधार पते के निचले 32-बिट्स। निचले 6 बिट 4×00 हैं क्योंकि पता 64-बाइट कैश लाइन आकार से संरेखित है।
0x0114 0x0045 RW सीएसआर_एएफयू_डीएसएम_बेस एच 32 AF DSM आधार पते के ऊपरी 32-बिट्स।
0x0120 0x0048 RW सीएसआर_एसआरसी_एडीडीआर 64 स्रोत बफ़र के लिए भौतिक पता प्रारंभ करें। सभी पढ़ने के अनुरोध इस क्षेत्र को लक्षित करते हैं।
0x0128 0x004ए RW सीएसआर_डीएसटी_एडीडीआर 64 गंतव्य बफ़र के लिए भौतिक पता प्रारंभ करें। सभी लेखन अनुरोध इस क्षेत्र को लक्षित करते हैं
0x0130 0x004C RW सीएसआर_NUM_LINES 32 कैश लाइनों की संख्या।
0x0138 0x004ई RW सीएसआर_सीटीएल 32 परीक्षण प्रवाह को नियंत्रित करता है, प्रारंभ करें, रोकें, बलपूर्वक पूरा करें।
0x0140 0x0050 RW सीएसआर_सीएफजी 32 परीक्षण पैरामीटर कॉन्फ़िगर करता है।
0x0148 0x0052 RW सीएसआर_INACT_THRESH 32 निष्क्रियता दहलीज सीमा।
0x0150 0x0054 RW सीएसआर_INTERRUPT0 32 एसडब्ल्यू डिवाइस को इंटरप्ट एपीआईसी आईडी और वेक्टर आवंटित करता है।
डीएसएम ऑफसेट मानचित्र
0x0040 0x0010 RO डीएसएम_स्थिति 32 परीक्षण की स्थिति और त्रुटि रजिस्टर।

तालिका 6. पूर्व के साथ सीएसआर बिट फील्ड्सampलेस
यह तालिका CSR बिट फ़ील्ड को सूचीबद्ध करती है जो CSR_NUM_LINES के मान पर निर्भर करती है, . पूर्व मेंampले नीचे = 14.

नाम बिट फ़ील्ड पहुँच विवरण
सीएसआर_एसआरसी_एडीडीआर [63:] RW 2^(N+6)MB संरेखित पता रीड बफ़र के प्रारंभ की ओर इंगित करता है।
[-1:0] RW 0x0.
सीएसआर_डीएसटी_एडीडीआर [63:] RW 2^(N+6)MB संरेखित पता बफ़र के प्रारंभ की ओर इशारा करता है।
[-1:0] RW 0x0.
सीएसआर_NUM_LINES [31:] RW 0x0.
जारी…
नाम बिट फ़ील्ड पहुँच विवरण
  [-1:0] RW पढ़ने या लिखने के लिए कैश लाइनों की संख्या। प्रत्येक परीक्षण AF के लिए यह सीमा भिन्न हो सकती है।

टिप्पणी: सुनिश्चित करें कि स्रोत और गंतव्य बफ़र्स को समायोजित करने के लिए पर्याप्त बड़े हैं कैश लाइनें।

CSR_NUM_LINES इससे कम या इसके बराबर होना चाहिए .
निम्न मानों के लिए, मान लीजिए =14। फिर, CSR_SRC_ADDR और CSR_DST_ADDR 2^20 (0x100000) स्वीकार करते हैं।
सीएसआर_एसआरसी_एडीडीआर [31:14] RW 1MB संरेखित पता।
[13:0] RW 0x0.
सीएसआर_डीएसटी_एडीडीआर [31:14] RW 1MB संरेखित पता।
[13:0] RW 0x0.
सीएसआर_NUM_LINES [31:14] RW 0x0.
[13:0] RW पढ़ने या लिखने के लिए कैश लाइनों की संख्या। प्रत्येक परीक्षण AF के लिए यह सीमा भिन्न हो सकती है।

टिप्पणी: सुनिश्चित करें कि स्रोत और गंतव्य बफ़र्स को समायोजित करने के लिए पर्याप्त बड़े हैं कैश लाइनें।

तालिका 7. अतिरिक्त सीएसआर बिट फील्ड्स

नाम बिट फ़ील्ड पहुँच विवरण
सीएसआर_सीटीएल [31:3] RW आरक्षित.
[2] RW बलपूर्वक परीक्षण पूरा करना। Csr_stat को परीक्षण पूर्णता ध्वज और अन्य प्रदर्शन काउंटर लिखता है। परीक्षण पूर्ण करने के लिए बाध्य करने के बाद, हार्डवेयर स्थिति एक गैर-मजबूर परीक्षण पूर्ण होने के समान है।
[1] RW परीक्षण निष्पादन प्रारंभ करता है।
[0] RW सक्रिय कम परीक्षण रीसेट। कम होने पर, सभी कॉन्फ़िगरेशन पैरामीटर उनके डिफ़ॉल्ट मानों में बदल जाते हैं।
सीएसआर_सीएफजी [29] RW cr_interrupt_testmode परीक्षण बाधित होता है। प्रत्येक परीक्षण के अंत में एक व्यवधान उत्पन्न करता है।
  [28] RW cr_interrupt_on_error त्रुटि होने पर एक बाधा भेजता है
      पता लगाना.
  [27:20] RW cr_test_cfg प्रत्येक परीक्षण मोड के व्यवहार को कॉन्फ़िगर करता है।
  [13:12] RW cr_chsel वर्चुअल चैनल का चयन करता है।
  [10:9] RW cr_rdsel रीड रिक्वेस्ट टाइप को कॉन्फ़िगर करता है। एनकोडिंग है
      निम्नलिखित मान्य मान:
      • 1b00: RdLine_S
      • 2'b01: RdLine_I
      • 2'b11: मिश्रित मोड
  [8] RW cr_delay_en अनुरोधों के बीच यादृच्छिक विलंब सम्मिलन सक्षम करता है।
  [6:5] RW परीक्षण मोड कॉन्फ़िगर करता है, cr_multiCL-len. मान्य मान 0,1, और 3 हैं।
  [4:2] RW cr_mode, परीक्षण मोड को कॉन्फ़िगर करता है। निम्नलिखित मान मान्य हैं:
      • 3बी000: एलपीबीके1
      • 3'ख001: पढ़ें
      • 3'b010: लिखें
      • 3'b011: TRPUT
जारी…
नाम बिट फ़ील्ड पहुँच विवरण
      परीक्षण मोड के बारे में अधिक जानकारी के लिए देखें टेस्ट मोड नीचे का विषय।
[1] RW c_cont परीक्षण रोलओवर या परीक्षण समाप्ति का चयन करता है।

• जब 1'b0, परीक्षण समाप्त हो जाता है। स्थिति सीएसआर को अपडेट करता है जब

CSR_NUM_LINES गिनती पूरी हो गई है।

• जब 1'b1, परीक्षण CSR_NUM_LINES गणना तक पहुंचने के बाद प्रारंभ पते पर चला जाता है। रोलओवर मोड में, परीक्षण केवल त्रुटि पर समाप्त होता है।
[0] RW cr_wrthru_en WrLine_I और Wrline_M अनुरोध प्रकारों के बीच स्विच करता है।

• 1'b0: WrLine_M

• 1'b1: WrLine_I
CSR_INACT_THRESHOLD [31:0] RW निष्क्रियता दहलीज सीमा। टेस्ट रन के दौरान स्टॉल की अवधि का पता लगाता है। लगातार निष्क्रिय चक्रों की संख्या की गणना करता है। यदि निष्क्रियता गिनती है

> CSR_INACT_THRESHOLD, कोई अनुरोध नहीं भेजा जाता, कोई प्रतिक्रिया नहीं दी जाती

प्राप्त, और inact_timeout संकेत सेट है। CSR_CTL[1] में 1 लिखने से यह काउंटर सक्रिय हो जाता है।
सीएसआर_INTERRUPT0 [23:16] RW डिवाइस के लिए इंटरप्ट वेक्टर नंबर।
[15:0] RW apic_id डिवाइस के लिए APIC OD है।
डीएसएम_स्थिति [511:256] RO त्रुटि डंप फॉर्म टेस्ट मोड।
[255:224] RO ओवरहेड समाप्त करें।
[223:192] RO ओवरहेड प्रारंभ करें।
[191:160] RO लिखने की संख्या।
[159:128] RO पढ़ने की संख्या।
[127:64] RO घड़ियों की संख्या।
[63:32] RO परीक्षण त्रुटि रजिस्टर।
[31:16] RO सफलता काउंटर की तुलना और विनिमय करें।
[15:1] RO प्रत्येक डीएसएम स्थिति लिखने के लिए अद्वितीय आईडी।
[0] RO परीक्षण पूरा होने का झंडा।

टेस्ट मोड
CSR_CFG [4:2] परीक्षण मोड को कॉन्फ़िगर करता है। निम्नलिखित चार परीक्षण उपलब्ध हैं:

  • एलपीबीके1: यह एक मेमोरी कॉपी टेस्ट है। AF CSR_NUM_LINES को स्रोत बफ़र से गंतव्य बफ़र में कॉपी करता है। परीक्षण पूर्ण होने पर, सॉफ़्टवेयर स्रोत और गंतव्य बफ़र्स की तुलना करता है।
  • पढ़ना: यह परीक्षण पढ़ने के पथ पर जोर देता है और बैंडविड्थ या विलंबता को मापता है। AF CSR_SRC_ADDR से प्रारंभ करते हुए CSR_NUM_LINES पढ़ता है। यह केवल एक बैंडविड्थ या विलंबता परीक्षण है। यह पढ़े गए डेटा को सत्यापित नहीं करता है।
  • लिखना: यह परीक्षण लेखन पथ पर जोर देता है और बैंडविड्थ या विलंबता को मापता है। AF CSR_SRC_ADDR से शुरू होकर CSR_NUM_LINES पढ़ता है। यह केवल एक बैंडविड्थ या विलंबता परीक्षण है। यह लिखे गए डेटा को सत्यापित नहीं करता है।
  • ट्रपुट: यह परीक्षण पढ़ने और लिखने को जोड़ता है। यह CSR_NUM_LINES को CSR_SRC_ADDR स्थान से प्रारंभ करके पढ़ता है और CSR_NUM_LINES को CSR_SRC_ADDR को लिखता है। यह पढ़ने और लिखने की बैंडविड्थ को भी मापता है। यह परीक्षण डेटा की जाँच नहीं करता है। पढ़ने और लिखने की कोई निर्भरता नहीं है

निम्न तालिका चार परीक्षणों के लिए CSR_CFG एनकोडिंग दिखाती है। यह तालिका सेट और CSR_NUM_LINES, =14। आप CSR_NUM_LINES रजिस्टर को अपडेट करके कैश लाइनों की संख्या बदल सकते हैं।

टेबल 8. टेस्ट मोड

FPGA डायग्नोस्टिक्स: fpgadiag
fpgadiag उपयोगिता में FPGA हार्डवेयर पर निदान, परीक्षण और रिपोर्ट करने के लिए कई परीक्षण शामिल हैं। सभी परीक्षण मोड चलाने के लिए fpgadiag उपयोगिता का उपयोग करें। fpgadiag उपयोगिता के उपयोग के बारे में अधिक जानकारी के लिए, ओपन प्रोग्रामेबल एक्सेलेरेशन इंजन (OPAE) टूल्स गाइड में fpgadiag सेक्शन देखें।

एनएलबी मोड0 हैलो_एफपीजीए टेस्ट फ्लो

  1. सॉफ़्टवेयर डिवाइस स्थिति मेमोरी (DSM) को शून्य पर प्रारंभ करता है।
  2. सॉफ्टवेयर AFU को DSM आधार पता लिखता है। सीएसआर राइट (DSM_BASE_H), सीएसआर राइट (DSM_BASE_L)
  3. सॉफ्टवेयर स्रोत और गंतव्य मेमोरी बफर तैयार करता है। यह तैयारी टेस्ट स्पेसिफिक है।
  4. सॉफ्टवेयर लिखता है CSR_CTL[2:0]= 0x1. यह लेखन परीक्षण को रीसेट से बाहर और कॉन्फ़िगरेशन मोड में लाता है। कॉन्फ़िगरेशन तभी आगे बढ़ सकता है जब CSR_CTL[0]=1 और CSR_CTL[1]=1।
  5. सॉफ्टवेयर परीक्षण मापदंडों को कॉन्फ़िगर करता है, जैसे कि src, destaddress, csr_cfg, num लाइनें, और इसी तरह।
  6. सॉफ्टवेयर CSR लिखता है CSR_CTL[2:0]= 0x3। वायुसेना परीक्षण निष्पादन शुरू करती है।
  7. परीक्षण पूरा करना:
    • हार्डवेयर तब पूरा होता है जब परीक्षण पूरा हो जाता है या किसी त्रुटि का पता चलता है। पूरा होने पर, हार्डवेयर AF DSM_STATUS को अपडेट करता है। सॉफ्टवेयर पोल DSM_STATUS[31:0]==1 परीक्षण पूर्णता का पता लगाने के लिए।
    • सॉफ्टवेयर CSR लिखकर CSR_CTL [2: 0] = 0x7 लिखकर परीक्षण पूरा करने के लिए बाध्य कर सकता है। हार्डवेयर AF DSM_STATUS को अपडेट करता है।

नेटिव लूपबैक एक्सेलेरेटर फंक्शनल यूनिट (एएफयू) यूजर गाइड के लिए दस्तावेज़ संशोधन इतिहास

दस्तावेज़ संस्करण इंटेल त्वरण स्टैक संस्करण परिवर्तन
 2019.08.05 2.0 (इंटेल के साथ समर्थित

क्वार्टस प्राइम प्रो संस्करण

18.1.2) और 1.2 (के साथ समर्थित

इंटेल क्वार्टस प्राइम प्रो संस्करण 17.1.1)

 वर्तमान रिलीज में Intel FPGA PAC D5005 प्लेटफॉर्म के लिए समर्थन जोड़ा गया।
 2018.12.04 1.2 (इंटेल के साथ समर्थित

क्वार्टस® प्राइम प्रो संस्करण 17.1.1)

 रखरखाव रिलीज.
  2018.08.06 1.1 (इंटेल के साथ समर्थित

क्वार्टस प्राइम प्रो संस्करण

17.1.1) और 1.0 (के साथ समर्थित

इंटेल क्वार्टस प्राइम प्रो संस्करण 17.0.0)

 NLB s के लिए स्रोत कोड का स्थान अपडेट किया गयाampले एएफयू में एनएलबी एसampले त्वरक समारोह (वायुसेना) अनुभाग।
 2018.04.11 1.0 (इंटेल के साथ समर्थित

क्वार्टस प्राइम प्रो संस्करण 17.0.0)

 प्रारंभिक रिहाई।

इंटेल कॉर्पोरेशन। सर्वाधिकार सुरक्षित। Intel, Intel लोगो और अन्य Intel चिह्न Intel Corporation या उसकी सहायक कंपनियों के ट्रेडमार्क हैं। Intel अपने FPGA और सेमीकंडक्टर उत्पादों के प्रदर्शन को Intel की मानक वारंटी के अनुसार वर्तमान विनिर्देशों के अनुसार वारंट करता है, लेकिन बिना किसी सूचना के किसी भी समय किसी भी उत्पाद और सेवाओं में परिवर्तन करने का अधिकार सुरक्षित रखता है। इंटेल यहां वर्णित किसी भी जानकारी, उत्पाद या सेवा के आवेदन या उपयोग से उत्पन्न होने वाली कोई जिम्मेदारी या दायित्व नहीं लेता है, सिवाय इसके कि इंटेल द्वारा लिखित रूप से सहमति व्यक्त की गई है। Intel ग्राहकों को सलाह दी जाती है कि किसी भी प्रकाशित जानकारी पर भरोसा करने से पहले और उत्पादों या सेवाओं के लिए ऑर्डर देने से पहले डिवाइस विनिर्देशों का नवीनतम संस्करण प्राप्त करें। *अन्य नामों और ब्रांडों पर दूसरों की संपत्ति के रूप में दावा किया जा सकता है।

दस्तावेज़ / संसाधन

इंटेल नेटिव लूपबैक एक्सेलेरेटर फंक्शनल यूनिट (AFU) [पीडीएफ] उपयोगकर्ता गाइड
नेटिव लूपबैक एक्सेलरेटर फंक्शनल यूनिट AFU, नेटिव लूपबैक, एक्सेलरेटर फंक्शनल यूनिट AFU, फंक्शनल यूनिट AFU

संदर्भ

संबंधित पोस्ट

एक टिप्पणी छोड़ें

आपकी ईमेल आईडी प्रकाशित नहीं की जाएगी। आवश्यक फ़ील्ड चिह्नित हैं *