इंटेल नेटिभ लूपब्याक एक्सेलेरेटर फंक्शनल युनिट (AFU)
यस कागजातको बारेमा
अधिवेशनहरू
तालिका १. दस्तावेज सम्मेलनहरू
| महाधिवेशन | विवरण |
| # | कमाण्डलाई रूटको रूपमा प्रविष्ट गर्नु पर्ने संकेत गर्ने आदेश अघि। |
| $ | प्रयोगकर्ताको रूपमा कमाण्ड प्रविष्ट गर्नुपर्ने संकेत गर्दछ। |
| यो फन्ट | Fileनाम, आदेश, र कुञ्जी शब्दहरू यस फन्टमा छापिएका छन्। लामो कमाण्ड लाइनहरू यस फन्टमा छापिएका छन्। यद्यपि लामो कमाण्ड लाइनहरू अर्को लाइनमा र्याप हुन सक्छ, फिर्ता आदेशको अंश होइन; इन्टर थिच्नु हुँदैन। |
| कोण कोष्ठकहरू बीच देखा पर्ने प्लेसहोल्डर पाठलाई उपयुक्त मानको साथ प्रतिस्थापन गर्नुपर्दछ। कोण कोष्ठक प्रविष्ट नगर्नुहोस्। |
एक्रोनिम्स
तालिका २. एक्रोनिम्स
| एक्रोनिम्स | विस्तार | विवरण |
| AF | एक्सेलेरेटर प्रकार्य | कम्पाइल गरिएको हार्डवेयर एक्सेलेरेटर छवि FPGA तर्कमा लागू गरियो जसले अनुप्रयोगलाई गति दिन्छ। |
| AFU | एक्सेलेरेटर कार्यात्मक एकाइ | हार्डवेयर एक्सेलेरेटर FPGA तर्कमा लागू गरियो जसले CPU बाट कार्यसम्पादन सुधार गर्नको लागि कम्प्युटेशनल अपरेशन अफलोड गर्दछ। |
| API | एप्लिकेसन प्रोग्रामिङ इन्टरफेस | सफ्टवेयर अनुप्रयोगहरू निर्माण गर्न सबरुटिन परिभाषाहरू, प्रोटोकलहरू र उपकरणहरूको सेट। |
| ASE | AFU सिमुलेशन वातावरण | सह-सिमुलेशन वातावरण जसले तपाईंलाई समान होस्ट अनुप्रयोग र AF लाई सिमुलेशन वातावरणमा प्रयोग गर्न अनुमति दिन्छ। ASE FPGAs को लागि Intel® एक्सेलेरेशन स्ट्याकको अंश हो। |
| CCI-P | कोर क्यास इन्टरफेस | CCI-P मानक इन्टरफेस हो जुन AFUs होस्टसँग सञ्चार गर्न प्रयोग गरिन्छ। |
| CL | क्यास लाइन | 64-बाइट क्यास लाइन |
| DFH | उपकरण सुविधा हेडर | सुविधाहरू थप्ने एक्स्टेन्सिबल तरिका प्रदान गर्न सुविधा हेडरहरूको लिङ्क गरिएको सूची सिर्जना गर्दछ। |
| FIM | FPGA इन्टरफेस प्रबन्धक | FPGA हार्डवेयर FPGA इन्टरफेस एकाइ (FIU) र मेमोरी, नेटवर्किङ, आदिका लागि बाह्य इन्टरफेसहरू समावेश गर्दछ।
एक्सेलेटर फंक्शन (AF) ले FIM सँग रन टाइममा इन्टरफेस गर्छ। |
| FIU | FPGA इन्टरफेस एकाइ | FIU एउटा प्लेटफर्म इन्टरफेस तह हो जसले PCIe*, UPI र AFU-साइड इन्टरफेसहरू जस्तै CCI-P जस्ता प्लेटफर्म इन्टरफेसहरू बीच पुलको रूपमा काम गर्दछ। |
| जारी… | ||
इंटेल कर्पोरेशन। सबै अधिकार सुरक्षित। Intel, Intel लोगो, र अन्य Intel मार्कहरू Intel Corporation वा यसको सहायक कम्पनीहरूको ट्रेडमार्क हुन्। Intel ले आफ्नो FPGA र अर्धचालक उत्पादनहरूको प्रदर्शनलाई Intel को मानक वारेन्टी अनुसार हालको विशिष्टताहरूमा वारेन्टी दिन्छ, तर सूचना बिना कुनै पनि समयमा कुनै पनि उत्पादन र सेवाहरूमा परिवर्तन गर्ने अधिकार सुरक्षित गर्दछ। Intel ले यहाँ वर्णन गरिएको कुनै पनि जानकारी, उत्पादन, वा सेवाको आवेदन वा प्रयोगबाट उत्पन्न हुने कुनै जिम्मेवारी वा दायित्व ग्रहण गर्दैन बाहेक Intel द्वारा लिखित रूपमा स्पष्ट रूपमा सहमत भए। Intel ग्राहकहरूलाई कुनै पनि प्रकाशित जानकारीमा भर पर्नु अघि र उत्पादन वा सेवाहरूको लागि अर्डर राख्नु अघि उपकरण विशिष्टताहरूको नवीनतम संस्करण प्राप्त गर्न सल्लाह दिइन्छ। *अन्य नाम र ब्रान्डहरू अरूको सम्पत्तिको रूपमा दाबी गर्न सकिन्छ।
| एक्रोनिम्स | विस्तार | विवरण |
| MPF | मेमोरी गुण कारखाना | MPF आधारभूत बिल्डिङ ब्लक (BBB) हो जसलाई AFU ले FIU सँग लेनदेनको लागि CCI-P ट्राफिक आकार दिने कार्यहरू प्रदान गर्न प्रयोग गर्न सक्छ। |
| सन्देश | सन्देश | सन्देश - एक नियन्त्रण सूचना |
| NLB | नेटिभ लूपब्याक | NLB ले जडान र थ्रुपुट परीक्षण गर्न CCI-P लिङ्कमा पढ्न र लेख्छ। |
| RdLine_I | पढ्नुहोस् लाइन अवैध | मेमोरी पढ्ने अनुरोध, FPGA क्यास सङ्केतको साथ अमान्यमा सेट गरियो। लाइन FPGA मा क्यास गरिएको छैन, तर FPGA क्यास प्रदूषण हुन सक्छ।
नोट: क्याच tag Intel Ultra Path Interconnect (Intel UPI) मा सबै बकाया अनुरोधहरूको लागि अनुरोध स्थिति ट्र्याक गर्दछ। त्यसकारण, RdLine_I पूरा भएपछि अवैध चिन्ह लगाइए पनि, यसले क्यास उपभोग गर्छ। tag UPI मा अनुरोध स्थिति ट्र्याक गर्न अस्थायी रूपमा। यो कार्यले क्यास लाइनको निष्कासनको परिणाम हुन सक्छ, परिणामस्वरूप क्यास प्रदूषण हुन्छ। एडभानtagRdLine_I प्रयोग गर्नु भनेको यो CPU डाइरेक्टरी द्वारा ट्र्याक गरिएको छैन; यसरी यसले CPU बाट snooping रोक्छ। |
| RdLine-S | साझा लाइन पढ्नुहोस् | FPGA क्यास सङ्केतको साथ मेमोरी पढ्ने अनुरोध साझेदारी गर्न सेट गरियो। यसलाई साझा अवस्थामा FPGA क्यासमा राख्ने प्रयास गरिएको छ। |
| WrLine_I | रेखा अवैध लेख्नुहोस् | मेमोरी लेखन अनुरोध, FPGA क्यास सङ्केतको साथ अमान्यमा सेट गरियो। FIU ले डाटालाई FPGA क्यासमा राख्ने उद्देश्य बिना डाटा लेख्छ। |
| WrLine_M | परिमार्जित रेखा लेख्नुहोस् | मेमोरी लेखन अनुरोध, FPGA क्यास सङ्केतको साथ परिमार्जनमा सेट गरियो। FIU ले डाटा लेख्छ र यसलाई परिमार्जित अवस्थामा FPGA क्यासमा छोड्छ। |
एक्सेलेरेशन शब्दावली
तालिका 3. FPGAs शब्दावलीको साथ Intel Xeon® CPU को लागि एक्सेलेरेशन स्ट्याक
| अवधि | संक्षिप्त नाम | विवरण |
| FPGAs संग Intel Xeon® CPU को लागि Intel एक्सेलेरेशन स्ट्याक | एक्सेलेरेशन स्ट्याक | Intel FPGA र Intel Xeon प्रोसेसर बीच प्रदर्शन-अनुकूलित जडान प्रदान गर्ने सफ्टवेयर, फर्मवेयर, र उपकरणहरूको संग्रह। |
| Intel FPGA प्रोग्रामेबल एक्सेलेरेशन कार्ड (Intel FPGA PAC) | इंटेल FPGA PAC | PCIe FPGA एक्सेलेरेटर कार्ड। FPGA इन्टरफेस प्रबन्धक (FIM) समावेश गर्दछ जसले PCIe बसमा Intel Xeon प्रोसेसरसँग जोड्दछ। |
नेटिभ लूपब्याक एक्सेलेरेटर फंक्शनल युनिट (AFU)
नेटिभ लूपब्याक (NLB) AFU ओभरview
- NLB sample AFUs ले Verilog र System Verilog को एक सेट समावेश गर्दछ fileमेमोरी पढ्ने र लेख्ने, ब्यान्डविथ, र विलम्बता परीक्षण गर्न।
- यो प्याकेजले तीन AFU हरू समावेश गर्दछ जुन तपाईंले एउटै RTL स्रोतबाट निर्माण गर्न सक्नुहुन्छ। तपाईंको RTL स्रोत कोडको कन्फिगरेसनले यी AFU हरू सिर्जना गर्दछ।
एनएलबी एसampले एक्सेलेटर फंक्शन (AF)
$OPAE_PLATFORM_ROOT/hw/sampलेस डाइरेक्टरीले निम्न NLB को लागि स्रोत कोड भण्डार गर्दछample AFUs:
- nlb_mode_0
- nlb_mode_0_stp
- nlb_mode_3
नोट: $DCP_LOC/hw/sampलेस डाइरेक्टरीले NLB को भण्डार गर्दछamp1.0 रिलीज प्याकेजको लागि le AFUs स्रोत कोड।
NLB को बुझ्न को लागीample AFU स्रोत कोड ढाँचा र यसलाई कसरी निर्माण गर्ने, निम्न मध्ये एउटालाई सन्दर्भ गर्नुहोस् द्रुत सुरुवात गाइडहरू (तपाईंले प्रयोग गरिरहनुभएको Intel FPGA PAC मा निर्भर गर्दै):
- यदि तपाइँ Intel Arria® 10 GX FPGA सँग Intel PAC प्रयोग गर्दै हुनुहुन्छ भने, Intel Arria 10 GX FPGA सँग IntelProgrammable Acceleration Card हेर्नुहोस्।
- यदि तपाइँ Intel FPGA PAC D5005 प्रयोग गर्दै हुनुहुन्छ भने, Intel FPGA प्रोग्रामेबल एक्सेलेरेशन कार्ड D5005 को लागि Intel Acceleration Stack Quick Start Guide हेर्नुहोस्।
रिलीज प्याकेजले निम्न तीन s प्रदान गर्दछample AFs:
- NLB मोड 0 AF: lpbk1 परीक्षण गर्न hello_fpga वा fpgadiag उपयोगिता चाहिन्छ।
- NLB मोड 3 AF: ट्रप्ट, पढ्न र लेखन परीक्षणहरू प्रदर्शन गर्न fpgadiag उपयोगिता आवश्यक छ।
- NLB मोड 0 stp AF: lpbak1 परीक्षण गर्न hello_fpga वा fpgadiag उपयोगिता चाहिन्छ।
नोट: nlb_mode_0_stp nlb_mode_0 जस्तै AFU हो तर सिग्नल ट्याप डिबग सुविधा सक्षम गरिएको छ।
fpgadiag र hello_fpga उपयोगिताहरूले उपयुक्त AF लाई FPGA हार्डवेयरको निदान, परीक्षण र रिपोर्ट गर्न मद्दत गर्दछ।
इंटेल कर्पोरेशन। सबै अधिकार सुरक्षित। Intel, Intel लोगो, र अन्य Intel मार्कहरू Intel Corporation वा यसको सहायक कम्पनीहरूको ट्रेडमार्क हुन्। Intel ले आफ्नो FPGA र अर्धचालक उत्पादनहरूको प्रदर्शनलाई Intel को मानक वारेन्टी अनुसार हालको विशिष्टताहरूमा वारेन्टी दिन्छ, तर सूचना बिना कुनै पनि समयमा कुनै पनि उत्पादन र सेवाहरूमा परिवर्तन गर्ने अधिकार सुरक्षित गर्दछ। Intel ले यहाँ वर्णन गरिएको कुनै पनि जानकारी, उत्पादन, वा सेवाको आवेदन वा प्रयोगबाट उत्पन्न हुने कुनै जिम्मेवारी वा दायित्व ग्रहण गर्दैन बाहेक Intel द्वारा लिखित रूपमा स्पष्ट रूपमा सहमत भए। Intel ग्राहकहरूलाई कुनै पनि प्रकाशित जानकारीमा भर पर्नु अघि र उत्पादन वा सेवाहरूको लागि अर्डर राख्नु अघि उपकरण विशिष्टताहरूको नवीनतम संस्करण प्राप्त गर्न सल्लाह दिइन्छ। *अन्य नाम र ब्रान्डहरू अरूको सम्पत्तिको रूपमा दाबी गर्न सकिन्छ।
चित्र १. नेटिभ लूपब्याक (nlb_lpbk.sv) शीर्ष स्तर र्यापर
तालिका 4. NLB Files
| File नाम | विवरण |
| nlb_lpbk.sv | NLB को लागि शीर्ष-स्तरीय र्यापर जसले अनुरोधकर्ता र मध्यस्थलाई इन्स्ट्यान्टियट गर्दछ। |
| arbiter.sv | परीक्षण AF को स्थापना गर्दछ। |
| requestor.sv | आर्बिटरबाट अनुरोधहरू स्वीकार गर्दछ र CCI-P निर्दिष्टीकरण अनुसार अनुरोधहरू ढाँचा गर्दछ। प्रवाह नियन्त्रण पनि लागू गर्दछ। |
| nlb_csr.sv | 64-बिट पढ्न/लेखन नियन्त्रण र स्थिति (CSR) दर्ताहरू लागू गर्दछ। दर्ताहरूले 32- र 64-बिट पढ्ने र लेख्ने दुवैलाई समर्थन गर्दछ। |
| nlb_gram_sdp.sv | एउटा लेख्ने पोर्ट र एउटा पढ्ने पोर्टको साथ जेनेरिक डुअल-पोर्ट RAM लागू गर्दछ। |
NLB FPGAs कोर क्यास इन्टरफेस (CCI-P) सन्दर्भ पुस्तिकाको साथ Intel Xeon CPU को लागि Intel एक्सेलेरेशन स्ट्याकसँग मिल्दो AFU को सन्दर्भ कार्यान्वयन हो। NLB को प्राथमिक कार्य विभिन्न मेमोरी पहुँच ढाँचाहरू प्रयोग गरेर होस्ट जडान मान्य गर्न हो। NLB ले ब्यान्डविथ र पढ्न/लेख्ने विलम्बता पनि मापन गर्दछ। ब्यान्डविथ परीक्षणमा निम्न विकल्पहरू छन्:
- 100% पढियो
- 100% लेख्नुहोस्
- ५०% पढ्छन् र ५०% लेख्छन्
सम्बन्धित जानकारी
- Arria 10 GX FPGA को साथ इंटेल प्रोग्रामेबल एक्सेलेरेशन कार्डको लागि इंटेल एक्सेलेरेशन स्ट्याक क्विक स्टार्ट गाइड
- FPGAs कोर क्यास इन्टरफेस (CCI-P) सन्दर्भ पुस्तिकाको साथ Intel Xeon CPU को लागि एक्सेलेरेशन स्ट्याक
- इंटेल एफपीजीए प्रोग्रामेबल एक्सेलेरेसन कार्ड D5005 को लागि इंटेल एक्सेलेरेशन स्ट्याक क्विक स्टार्ट गाइड
नेटिभ लूपब्याक नियन्त्रण र स्थिति दर्ता विवरणहरू
तालिका ५. CSR नाम, ठेगाना र विवरणहरू
| बाइट ठेगाना (OPAE) | शब्द ठेगाना (CCI-P) | पहुँच | नाम | चौडाइ | विवरण |
| ८x४० | ८x४० | RO | DFH | 64 | AF उपकरण सुविधा हेडर। |
| ८x४० | ८x४० | RO | AFU_ID_L | 64 | AF ID कम। |
| ८x४० | ८x४० | RO | AFU_ID_H | 64 | AF ID उच्च। |
| ८x४० | ८x४० | रु | CSR_DFH_RSVD0 | 64 | अनिवार्य आरक्षित ०। |
| ८x४० | ८x४० | RO | CSR_DFH_RSVD1 | 64 | अनिवार्य आरक्षित ०। |
| ८x४० | ८x४० | RW | CSR_SCRATCHPAD0 | 64 | स्क्र्याचप्याड दर्ता ०। |
| ८x४० | ८x४० | RW | CSR_SCRATCHPAD1 | 64 | स्क्र्याचप्याड दर्ता ०। |
| ८x४० | ८x४० | RW | CSR_AFU_DSM_BASE L | 32 | AF DSM आधार ठेगानाको तल्लो 32-बिट्स। तल्लो 6 बिटहरू 4 × 00 छन् किनभने ठेगाना 64-बाइट क्यास लाइन आकारमा पङ्क्तिबद्ध छ। |
| ८x४० | ८x४० | RW | CSR_AFU_DSM_BASE H | 32 | AF DSM आधार ठेगानाको माथिल्लो 32-बिटहरू। |
| ८x४० | ८x४० | RW | CSR_SRC_ADDR | 64 | स्रोत बफरको लागि भौतिक ठेगाना सुरु गर्नुहोस्। सबै पढ्ने अनुरोधहरू यस क्षेत्रलाई लक्षित गर्छन्। |
| ८x४० | 0x004A | RW | CSR_DST_ADDR | 64 | गन्तव्य बफरको लागि भौतिक ठेगाना सुरु गर्नुहोस्। सबै लेखन अनुरोधहरू यस क्षेत्रलाई लक्षित गर्छन् |
| ८x४० | ०x१ सी | RW | CSR_NUM_LINES | 32 | क्यास लाइनहरूको संख्या। |
| ८x४० | 0x004E | RW | CSR_CTL | 32 | परीक्षण प्रवाह, सुरु, बन्द, बल समापन नियन्त्रण गर्दछ। |
| ८x४० | ८x४० | RW | CSR_CFG | 32 | परीक्षण प्यारामिटरहरू कन्फिगर गर्दछ। |
| ८x४० | ८x४० | RW | CSR_INACT_THRESH | 32 | निष्क्रियता सीमा सीमा। |
| ८x४० | ८x४० | RW | CSR_INTERRUPT0 | 32 | SW ले यन्त्रमा Interrupt APIC ID र भेक्टर आवंटित गर्दछ। |
| DSM अफसेट नक्सा | |||||
| ८x४० | ८x४० | RO | DSM_STATUS | 32 | परीक्षण स्थिति र त्रुटि दर्ता। |
तालिका 6. पूर्व संग CSR बिट क्षेत्रहरूampलेस
यो तालिकाले CSR बिट फिल्डहरू सूचीबद्ध गर्दछ जुन CSR_NUM_LINES को मानमा निर्भर गर्दछ, । पूर्व माample तल = १४।
| नाम | बिट फिल्ड | पहुँच | विवरण |
| CSR_SRC_ADDR | [६३:] | RW | 2^(N+6)MB पङ्क्तिबद्ध ठेगाना पोइन्टहरू पढ्ने बफरको सुरुमा। |
| [-१:०] | RW | ०x०१०१। | |
| CSR_DST_ADDR | [६३:] | RW | 2^(N+6)MB पङ्क्तिबद्ध ठेगाना पोइन्टहरू लेखन बफरको सुरुमा। |
| [-१:०] | RW | ०x०१०१। | |
| CSR_NUM_LINES | [६३:] | RW | ०x०१०१। |
| जारी… | |||
| नाम | बिट फिल्ड | पहुँच | विवरण |
| [-१:०] | RW | पढ्न वा लेख्न क्यास लाइनहरूको संख्या। यो थ्रेसहोल्ड प्रत्येक परीक्षण AF को लागी फरक हुन सक्छ।
नोट: सुनिश्चित गर्नुहोस् कि स्रोत र गन्तव्य बफरहरू समायोजन गर्न पर्याप्त छन् क्यास लाइनहरू। CSR_NUM_LINES भन्दा कम वा बराबर हुनुपर्छ . |
|
| निम्न मानहरूको लागि, मान्नुहोस् =१४। त्यसपछि, CSR_SRC_ADDR र CSR_DST_ADDR 14^2 (20x0) स्वीकार्छन्। | |||
| CSR_SRC_ADDR | [०९:२५] | RW | 1MB पङ्क्तिबद्ध ठेगाना। |
| [०९:२५] | RW | ०x०१०१। | |
| CSR_DST_ADDR | [०९:२५] | RW | 1MB पङ्क्तिबद्ध ठेगाना। |
| [०९:२५] | RW | ०x०१०१। | |
| CSR_NUM_LINES | [०९:२५] | RW | ०x०१०१। |
| [०९:२५] | RW | पढ्न वा लेख्न क्यास लाइनहरूको संख्या। यो थ्रेसहोल्ड प्रत्येक परीक्षण AF को लागी फरक हुन सक्छ।
नोट: सुनिश्चित गर्नुहोस् कि स्रोत र गन्तव्य बफरहरू समायोजन गर्न पर्याप्त छन् क्यास लाइनहरू। |
|
तालिका ७. अतिरिक्त CSR बिट क्षेत्रहरू
| नाम | बिट फिल्ड | पहुँच | विवरण |
| CSR_CTL | [०९:२५] | RW | आरक्षित। |
| [१] | RW | बल परीक्षण पूरा। csr_stat मा परीक्षण पूरा हुने झण्डा र अन्य प्रदर्शन काउन्टरहरू लेख्छ। जबरजस्ती परीक्षण पूरा गरेपछि, हार्डवेयर अवस्था गैर-बलपूर्वक परीक्षण समाप्तिको समान हुन्छ। | |
| [१] | RW | परीक्षण कार्यान्वयन सुरु हुन्छ। | |
| [१] | RW | सक्रिय कम परीक्षण रिसेट। कम हुँदा, सबै कन्फिगरेसन प्यारामिटरहरू तिनीहरूको पूर्वनिर्धारित मानहरूमा परिवर्तन हुन्छन्। | |
| CSR_CFG | [१] | RW | cr_interrupt_testmode परीक्षण अवरोधहरू। प्रत्येक परीक्षणको अन्त्यमा अवरोध उत्पन्न गर्दछ। |
| [१] | RW | cr_interrupt_on_error ले त्रुटि हुँदा अवरोध पठाउँछ | |
| पत्ता लगाउने। | |||
| [०९:२५] | RW | cr_test_cfg ले प्रत्येक परीक्षण मोडको व्यवहार कन्फिगर गर्दछ। | |
| [०९:२५] | RW | cr_chsel भर्चुअल च्यानल चयन गर्दछ। | |
| [०९:२५] | RW | cr_rdsel ले पढ्ने अनुरोध प्रकार कन्फिगर गर्दछ। एन्कोडिङहरू छन् | |
| निम्न मान्य मानहरू: | |||
| • 1'b00: RdLine_S | |||
| • 2'b01: RdLine_I | |||
| • 2'b11: मिश्रित मोड | |||
| [१] | RW | cr_delay_en अनुरोधहरू बीच अनियमित ढिलाइ सम्मिलन सक्षम गर्दछ। | |
| [०९:२५] | RW | परीक्षण मोड, cr_multiCL-len कन्फिगर गर्दछ। मान्य मानहरू ०,१ र ३ हुन्। | |
| [०९:२५] | RW | cr_mode, परीक्षण मोड कन्फिगर गर्दछ। निम्न मानहरू मान्य छन्: | |
| • 3'b000: LPBK1 | |||
| • 3'b001: पढ्नुहोस् | |||
| • 3'b010: लेख्नुहोस् | |||
| • 3'b011: TRPUT | |||
| जारी… | |||
| नाम | बिट फिल्ड | पहुँच | विवरण |
| परीक्षण मोडको बारेमा थप जानकारीको लागि, हेर्नुहोस् परीक्षण मोडहरू तलको विषय। | |||
| [१] | RW | c_cont ले परीक्षण रोलओभर वा परीक्षण समाप्ति चयन गर्दछ।
• जब 1'b0, परीक्षण समाप्त हुन्छ। स्थिति CSR जब अपडेट गर्दछ CSR_NUM_LINES गणना पुग्यो। • जब 1'b1, परीक्षण CSR_NUM_LINES गणनामा पुगेपछि सुरु ठेगानामा जान्छ। रोलओभर मोडमा, परीक्षण त्रुटिमा मात्र समाप्त हुन्छ। |
|
| [१] | RW | cr_wrthru_en WrLine_I र Wrline_M अनुरोध प्रकारहरू बीच स्विच गर्दछ।
• 1'b0: WrLine_M • 1'b1: WrLine_I |
|
| CSR_INACT_THRESHOLD | [०९:२५] | RW | निष्क्रियता सीमा सीमा। परीक्षणको दौडान स्टलहरूको अवधि पत्ता लगाउँदछ। लगातार निष्क्रिय चक्रहरूको संख्या गणना गर्दछ। यदि निष्क्रियता गणना
> CSR_INACT_THRESHOLD, कुनै अनुरोध पठाइएको छैन, कुनै प्रतिक्रियाहरू छैनन् प्राप्त भयो, र inact_timeout संकेत सेट गरिएको छ। CSR_CTL[1] मा १ लेख्दा यो काउन्टर सक्रिय हुन्छ। |
| CSR_INTERRUPT0 | [०९:२५] | RW | यन्त्रको लागि अवरोध भेक्टर नम्बर। |
| [०९:२५] | RW | apic_id यन्त्रको APIC OD हो। | |
| DSM_STATUS | [०९:२५] | RO | त्रुटि डम्प फारम परीक्षण मोड। |
| [०९:२५] | RO | ओभरहेड समाप्त गर्नुहोस्। | |
| [०९:२५] | RO | ओभरहेड सुरु गर्नुहोस्। | |
| [०९:२५] | RO | लेखन संख्या। | |
| [०९:२५] | RO | पढेको संख्या। | |
| [०९:२५] | RO | घडीहरूको संख्या। | |
| [०९:२५] | RO | परीक्षण त्रुटि दर्ता। | |
| [०९:२५] | RO | सफलता काउन्टर तुलना र विनिमय। | |
| [०९:२५] | RO | प्रत्येक DSM स्थिति लेख्नको लागि अद्वितीय आईडी। | |
| [१] | RO | परीक्षण पूरा झण्डा। |
परीक्षण मोडहरू
CSR_CFG [४:२] परीक्षण मोड कन्फिगर गर्दछ। निम्न चार परीक्षणहरू उपलब्ध छन्:
- LPBK1: यो मेमोरी प्रतिलिपि परीक्षण हो। AF ले स्रोत बफरबाट गन्तव्य बफरमा CSR_NUM_LINES प्रतिलिपि गर्छ। परीक्षण पूरा भएपछि, सफ्टवेयरले स्रोत र गन्तव्य बफरहरू तुलना गर्दछ।
- पढ्नुहोस्: यो परीक्षणले पढ्ने मार्गलाई जोड दिन्छ र पढ्ने ब्यान्डविथ वा विलम्बता मापन गर्दछ। AF पढ्छ CSR_NUM_LINES CSR_SRC_ADDR बाट सुरु हुँदै। यो ब्यान्डविथ वा विलम्बता परीक्षण मात्र हो। यसले डाटा पढेको प्रमाणित गर्दैन।
- लेख्नुहोस्: यो परीक्षणले लेखन मार्गलाई जोड दिन्छ र ब्यान्डविथ वा विलम्बता मापन गर्दछ। AF ले CSR_NUM_LINES पढ्छ CSR_SRC_ADDR बाट सुरु हुँदै। यो ब्यान्डविथ वा विलम्बता परीक्षण मात्र हो। यसले लेखिएको डाटा प्रमाणित गर्दैन।
- TRPUT: यो परीक्षणले पढ्ने र लेख्नेलाई जोड्दछ। यसले CSR_SRC_ADDR स्थानबाट CSR_NUM_LINES पढ्छ र CSR_SRC_ADDR मा CSR_NUM_LINES लेख्छ। यसले पढ्न र लेख्ने ब्यान्डविथ पनि मापन गर्दछ। यो परीक्षणले डाटा जाँच गर्दैन। पढ्ने र लेख्ने कुनै निर्भरता छैन
निम्न तालिकाले चार परीक्षणहरूको लागि CSR_CFG सङ्केतनहरू देखाउँछ। यो तालिका सेट र CSR_NUM_LINES, =१४। तपाईंले CSR_NUM_LINES दर्ता अद्यावधिक गरेर क्यास लाइनहरूको संख्या परिवर्तन गर्न सक्नुहुन्छ।
तालिका ८. परीक्षण मोडहरू
FPGA निदान: fpgadiag
fpgadiag उपयोगिताले FPGA हार्डवेयरमा निदान, परीक्षण र रिपोर्ट गर्न धेरै परीक्षणहरू समावेश गर्दछ। सबै परीक्षण मोडहरू चलाउन fpgadiag उपयोगिता प्रयोग गर्नुहोस्। fpgadiag उपयोगिता प्रयोग गर्ने बारे थप जानकारीको लागि, ओपन प्रोग्रामेबल एक्सेलेरेशन इन्जिन (OPAE) उपकरण गाइडमा fpgadiag खण्ड हेर्नुहोस्।
NLB Mode0 Hello_FPGA परीक्षण प्रवाह
- सफ्टवेयरले यन्त्र स्थिति मेमोरी (DSM) लाई शून्यमा प्रारम्भ गर्दछ।
- सफ्टवेयरले AFU लाई DSM BASE ठेगाना लेख्छ। CSR लेखन(DSM_BASE_H), CSRWrite(DSM_BASE_L)
- सफ्टवेयरले स्रोत र गन्तव्य मेमोरी बफर तयार गर्दछ। यो तयारी परीक्षण विशिष्ट छ।
- सफ्टवेयरले CSR_CTL [2:0] = 0x1 लेख्छ। यो लेखनले परीक्षणलाई रिसेटबाट बाहिर र कन्फिगरेसन मोडमा ल्याउँछ। CSR_CTL[0]=1 र CSR_CTL[1]=1 हुँदा मात्र कन्फिगरेसन अगाडि बढ्न सक्छ।
- सफ्टवेयरले परीक्षण प्यारामिटरहरू कन्फिगर गर्दछ, जस्तै src, destaddress, csr_cfg, num लाइनहरू, र यस्तै।
- सफ्टवेयर CSR ले CSR_CTL [2:0] = 0x3 लेख्छ। AF ले परीक्षण कार्यान्वयन सुरु गर्छ।
- परीक्षण समाप्ति:
- परीक्षण पूरा हुँदा वा त्रुटि पत्ता लाग्दा हार्डवेयर पूरा हुन्छ। पूरा भएपछि, हार्डवेयर AF ले DSM_STATUS अपडेट गर्छ। सफ्टवेयर पोल DSM_STATUS[31:0]==1 परीक्षण पूरा भएको पत्ता लगाउन।
- सफ्टवेयरले CSR राइट्स CSR_CTL[2:0]=0x7 लेखेर परीक्षण पूरा गर्न बाध्य पार्न सक्छ। हार्डवेयर AF अपडेटहरू DSM_STATUS।
नेटिभ लूपब्याक एक्सेलेटर फंक्शनल युनिट (AFU) प्रयोगकर्ता गाइडको लागि कागजात संशोधन इतिहास
| कागजात संस्करण | इंटेल एक्सेलेरेशन स्ट्याक संस्करण | परिवर्तनहरू |
| 2019.08.05 | 2.0 (Intel सँग समर्थित
क्वार्टस प्राइम प्रो संस्करण 18.1.2) र 1.2 (समर्थित इंटेल क्वार्टस प्राइम प्रो संस्करण 17.1.1) |
हालको रिलीजमा Intel FPGA PAC D5005 प्लेटफर्मको लागि समर्थन थपियो। |
| 2018.12.04 | 1.2 (Intel सँग समर्थित
Quartus® प्राइम प्रो संस्करण 17.1.1) |
मर्मत जारी। |
| 2018.08.06 | 1.1 (Intel सँग समर्थित
क्वार्टस प्राइम प्रो संस्करण 17.1.1) र 1.0 (समर्थित इंटेल क्वार्टस प्राइम प्रो संस्करण 17.0.0) |
NLB s को लागि स्रोत कोडको स्थान अद्यावधिक गरियोampले AFU मा एनएलबी एसampले एक्सेलेटर फंक्शन (AF) खण्ड। |
| 2018.04.11 | 1.0 (Intel सँग समर्थित
क्वार्टस प्राइम प्रो संस्करण 17.0.0) |
प्रारम्भिक रिलीज। |
इंटेल कर्पोरेशन। सबै अधिकार सुरक्षित। Intel, Intel लोगो, र अन्य Intel मार्कहरू Intel Corporation वा यसको सहायक कम्पनीहरूको ट्रेडमार्क हुन्। Intel ले आफ्नो FPGA र अर्धचालक उत्पादनहरूको प्रदर्शनलाई Intel को मानक वारेन्टी अनुसार हालको विशिष्टताहरूमा वारेन्टी दिन्छ, तर सूचना बिना कुनै पनि समयमा कुनै पनि उत्पादन र सेवाहरूमा परिवर्तन गर्ने अधिकार सुरक्षित गर्दछ। Intel ले यहाँ वर्णन गरिएको कुनै पनि जानकारी, उत्पादन, वा सेवाको आवेदन वा प्रयोगबाट उत्पन्न हुने कुनै जिम्मेवारी वा दायित्व ग्रहण गर्दैन बाहेक Intel द्वारा लिखित रूपमा स्पष्ट रूपमा सहमत भए। Intel ग्राहकहरूलाई कुनै पनि प्रकाशित जानकारीमा भर पर्नु अघि र उत्पादन वा सेवाहरूको लागि अर्डर राख्नु अघि उपकरण विशिष्टताहरूको नवीनतम संस्करण प्राप्त गर्न सल्लाह दिइन्छ। *अन्य नाम र ब्रान्डहरू अरूको सम्पत्तिको रूपमा दाबी गर्न सकिन्छ।
कागजातहरू / स्रोतहरू
 |
इंटेल नेटिभ लूपब्याक एक्सेलेरेटर फंक्शनल युनिट (AFU) [pdf] प्रयोगकर्ता गाइड नेटिभ लूपब्याक एक्सेलेरेटर फंक्शनल युनिट AFU, नेटिभ लूपब्याक, एक्सेलेटर फंक्शनल युनिट AFU, फंक्शनल युनिट AFU |
