Mwongozo wa Mtumiaji wa Kitengo cha Utendaji cha Kiharakisha cha Native Loopback cha intel (AFU).

Yaliyomo kujificha

1 Intel Native Loopback Kitengo cha Utendaji cha Kichapishi (AFU)

3 Kitengo cha Utendaji cha Native Loopback Accelerator (AFU)

4 Historia ya Marekebisho ya Hati kwa Mwongozo wa Mtumiaji wa Kitengo cha Utendaji cha Native Loopback Accelerator (AFU).

5 Nyaraka / Rasilimali

5.1 Marejeleo

6 Machapisho Yanayohusiana

Intel Native Loopback Kitengo cha Utendaji cha Kichapishi (AFU)

Kuhusu Hati hii

Mikataba
Jedwali 1. Mikataba ya Hati

Mkataba	Maelezo
#	Hutangulia amri inayoonyesha kwamba amri inapaswa kuingizwa kama mzizi.
$	Inaonyesha amri inapaswa kuingizwa kama mtumiaji.
Fonti hii	Filemajina, amri, na maneno muhimu yamechapishwa katika fonti hii. Mistari ndefu ya amri imechapishwa katika fonti hii. Ingawa mistari mirefu ya amri inaweza kufungwa kwa mstari unaofuata, kurudi sio sehemu ya amri; usibonyeze kuingia.
	Inaonyesha maandishi ya kishika nafasi yanayoonekana kati ya mabano ya pembe lazima yabadilishwe na thamani inayofaa. Usiingize mabano ya pembe.

Vifupisho
Jedwali 2. Vifupisho

Vifupisho	Upanuzi	Maelezo
AF	Kazi ya Kuongeza kasi	Picha ya Kiongeza kasi cha maunzi iliyokusanywa imetekelezwa katika mantiki ya FPGA ambayo huharakisha programu.
AFU	Kitengo cha Utendaji cha Kiongeza kasi	Kiongeza kasi cha maunzi kinatekelezwa kwa mantiki ya FPGA ambayo hupakia utendakazi wa kukokotoa kwa programu kutoka kwa CPU ili kuboresha utendakazi.
API	Kiolesura cha Kuandaa Programu	Seti ya ufafanuzi wa utaratibu mdogo, itifaki na zana za kuunda programu za programu.
ASE	Mazingira ya Kuiga ya AFU	Mazingira ya uigaji mwenza ambayo hukuruhusu kutumia programu-tumizi sawa ya mwenyeji na AF katika mazingira ya kuiga. ASE ni sehemu ya Intel® Acceleration Stack kwa FPGAs.
CCI-P	Kiolesura cha Cache ya Msingi	CCI-P ni kiolesura cha kawaida ambacho AFU hutumia kuwasiliana na seva pangishi.
CL	Mstari wa Cache	Mstari wa kache wa 64-byte
DFH	Kijajuu cha Kipengele cha Kifaa	Huunda orodha iliyounganishwa ya vichwa vya vipengele ili kutoa njia pana ya kuongeza vipengele.
FIM	Meneja wa Kiolesura cha FPGA	Vifaa vya FPGA vilivyo na Kitengo cha Kiolesura cha FPGA (FIU) na miingiliano ya nje ya kumbukumbu, mitandao, n.k. Kiolesura cha Kazi (AF) huingiliana na FIM wakati wa kukimbia.
FIU	Kitengo cha Kiolesura cha FPGA	FIU ni safu ya kiolesura cha jukwaa ambayo hufanya kazi kama daraja kati ya violesura vya majukwaa kama vile PCIe*, UPI na violesura vya upande wa AFU kama vile CCI-P.
*iliendelea…*

Shirika la Intel. Haki zote zimehifadhiwa. Intel, nembo ya Intel, na alama zingine za Intel ni chapa za biashara za Intel Corporation au kampuni zake tanzu. Intel inathibitisha utendakazi wa FPGA yake na bidhaa za semiconductor kwa vipimo vya sasa kwa mujibu wa udhamini wa kawaida wa Intel, lakini inahifadhi haki ya kufanya mabadiliko kwa bidhaa na huduma zozote wakati wowote bila taarifa. Intel haichukui jukumu au dhima yoyote inayotokana na maombi au matumizi ya taarifa yoyote, bidhaa, au huduma iliyofafanuliwa hapa isipokuwa kama ilivyokubaliwa kwa maandishi na Intel. Wateja wa Intel wanashauriwa kupata toleo jipya zaidi la vipimo vya kifaa kabla ya kutegemea taarifa yoyote iliyochapishwa na kabla ya kuagiza bidhaa au huduma. *Majina na chapa zingine zinaweza kudaiwa kuwa mali ya wengine.

Vifupisho	Upanuzi	Maelezo
MPF	Kiwanda cha Sifa za Kumbukumbu	MPF ni Kizuizi cha Msingi cha Kujenga (BBB) ambacho AFUs zinaweza kutumia kutoa shughuli za kuunda trafiki ya CCI-P kwa miamala na FIU.
Msg	Ujumbe	Ujumbe - arifa ya kudhibiti
NLB	Native Loopback	NLB hufanya kusoma na kuandika kwa kiungo cha CCI-P ili kujaribu muunganisho na matokeo.
RdLine_I	Soma Mstari Batili	Ombi la Kusoma Kumbukumbu, na kidokezo cha akiba cha FPGA kimewekwa kuwa batili. Laini haijawekwa kwenye FPGA, lakini inaweza kusababisha uchafuzi wa akiba ya FPGA. Kumbuka: Cache tag hufuatilia hali ya ombi la maombi yote ambayo hayajajibiwa kwenye Intel Ultra Path Interconnect (Intel UPI). Kwa hivyo, ingawa RdLine_I imewekwa alama kuwa batili inapokamilika, hutumia kashe tag kufuatilia kwa muda hali ya ombi kupitia UPI. Kitendo hiki kinaweza kusababisha kufukuzwa kwa laini ya kache, na kusababisha uchafuzi wa akiba. Advantage ya kutumia RdLine_I ni kwamba haifuatiliwi na saraka ya CPU; kwa hivyo inazuia kuchungulia kutoka kwa CPU.
RdLine-S	Soma Line Iliyoshirikiwa	Ombi la kusoma kumbukumbu na kidokezo cha akiba cha FPGA kimewekwa ili kushirikiwa. Jaribio linafanywa ili kuiweka kwenye akiba ya FPGA katika hali iliyoshirikiwa.
WrLine_I	Andika Mstari Batili	Ombi la Kuandika Kumbukumbu, na kidokezo cha akiba cha FPGA kimewekwa kuwa Batili. FIU huandika data bila nia ya kuweka data kwenye kashe ya FPGA.
WrLine_M	Andika Mstari Umebadilishwa	Ombi la Kuandika Kumbukumbu, na kidokezo cha akiba cha FPGA kimewekwa kuwa Iliyorekebishwa. FIU huandika data na kuiacha kwenye kashe ya FPGA katika hali iliyorekebishwa.

Kamusi ya Kuongeza Kasi
Jedwali la 3. Rafu ya Kuongeza Kasi ya Intel Xeon® CPU yenye Kamusi ya FPGAs

Muda	Ufupisho	Maelezo
Intel Acceleration Stack kwa Intel Xeon® CPU yenye FPGAs	Rafu ya kuongeza kasi	Mkusanyiko wa programu, programu dhibiti, na zana ambazo hutoa muunganisho ulioboreshwa wa utendakazi kati ya Intel FPGA na kichakataji cha Intel Xeon.
Kadi ya Kuongeza kasi ya Intel FPGA (Intel FPGA PAC)	Intel FPGA PAC	Kadi ya kuongeza kasi ya PCIe FPGA. Ina Kidhibiti cha Kiolesura cha FPGA (FIM) ambacho huoanishwa na kichakataji cha Intel Xeon juu ya basi ya PCIe.

Kitengo cha Utendaji cha Native Loopback Accelerator (AFU)

Native Loopback (NLB) AFU Overview

Kifungu cha NLBample AFUs inajumuisha seti ya Verilog na System Verilog files kujaribu usomaji na uandishi wa kumbukumbu, kipimo data, na muda wa kusubiri.

Kifurushi hiki kinajumuisha AFU tatu ambazo unaweza kuunda kutoka kwa chanzo sawa cha RTL. Usanidi wako wa msimbo wa chanzo wa RTL huunda AFU hizi.

Sehemu ya NLB SampKazi ya kiongeza kasi (AF)
$OPAE_PLATFORM_ROOT/hw/samples directory huhifadhi msimbo wa chanzo kwa NLB ifuatayoampna AFUs:

nlb_modi_0
nlb_mode_0_stp
nlb_modi_3

Kumbuka: $DCP_LOC/hw/samples directory huhifadhi sample AFUs nambari ya chanzo ya kifurushi cha 1.0 cha kutolewa.

Ili kuelewa NLB sample muundo wa msimbo wa chanzo cha AFU na jinsi ya kuijenga, rejelea mojawapo ya Miongozo ifuatayo ya Kuanza Haraka (kulingana na Intel FPGA PAC unayotumia):

Ikiwa unatumia Intel PAC na Intel Arria® 10 GX FPGA, rejelea Kadi ya Kuongeza Kasi ya IntelProgrammable yenye Intel Arria 10 GX FPGA.
Iwapo unatumia Intel FPGA PAC D5005, rejelea Mwongozo wa Kuanza Haraka wa Intel FPGA Kadi ya Kuongeza Kasi ya Intel FPGA D5005.

Kifurushi cha kutolewa hutoa s tatu zifuatazoampna AFs:

Hali ya NLB 0 AF: inahitaji huduma ya hello_fpga au fpgadiag kufanya jaribio la lpbk1.
Hali ya NLB 3 AF: inahitaji matumizi ya fpgadiag kufanya majaribio ya usumbufu, kusoma na kuandika.

Hali ya NLB 0 stp AF: inahitaji huduma ya hello_fpga au fpgadiag kufanya jaribio la lpbak1.
Kumbuka: Nlb_mode_0_stp ni AFU sawa na nlb_mode_0 lakini kipengele cha utatuzi cha Signal Tap kimewashwa.
Huduma za fpgadiag na hello_fpga husaidia AF inayofaa kutambua, kupima na kuripoti maunzi ya FPGA.

Kielelezo cha 1. Kifungia Cha Asilia (nlb_lpbk.sv) Kifungashio cha Kiwango cha Juu

Jedwali 4. NLB Files

File Jina	Maelezo
nlb_lpbk.sv	Karatasi ya kiwango cha juu ya NLB ambayo inasisitiza mwombaji na mwamuzi.
mwamuzi.sv	Inaanzisha jaribio la AF.
muombaji.sv	Hukubali maombi kutoka kwa msuluhishi na kuunda maombi kulingana na vipimo vya CCI-P. Pia hutumia udhibiti wa mtiririko.
nlb_csr.sv	Hutekeleza rejista za 64-bit za Udhibiti na Hali (CSR). Rejesta zinaunga mkono usomaji na uandishi wa 32- na 64-bit.
nlb_gram_sdp.sv	Hutekeleza RAM ya bandari mbili ya jumla yenye mlango mmoja wa kuandikia na mlango mmoja uliosomwa.

NLB ni utekelezaji wa marejeleo ya AFU inayooana na Intel Acceleration Stack kwa Intel Xeon CPU yenye Mwongozo wa Marejeleo wa FPGAs Core Cache Interface (CCI-P). Kazi ya msingi ya NLB ni kuhalalisha muunganisho wa seva pangishi kwa kutumia mifumo tofauti ya ufikiaji wa kumbukumbu. NLB pia hupima kipimo data na muda wa kusoma/andika. Jaribio la bandwidth lina chaguzi zifuatazo:

100% kusoma
100% kuandika
50% wanasoma na 50% wanaandika

Habari Zinazohusiana

Mwongozo wa Kuanza Haraka wa Intel Acceleration kwa Kadi ya Kuongeza Kasi ya Intel na Arria 10 GX FPGA

Rafu ya Kuongeza kasi ya Intel Xeon CPU iliyo na FPGAs Core Cache Interface (CCI-P) Mwongozo wa Marejeleo
Mwongozo wa Kuanza Haraka kwa Rafu ya Intel kwa Kadi ya Kuongeza Kasi Inayoweza Kupangwa ya Intel FPGA D5005

Udhibiti wa Asili wa Kitanzi na Maelezo ya Usajili wa Hali
Jedwali 5. Majina ya CSR, Anwani na Maelezo

Anwani ya Byte (OPAE)	Neno Anwani (CCI-P)	Ufikiaji	Jina	Upana	Maelezo
0x0000	0x0000	RO	DFH	64	Kijajuu cha Kifaa cha AF.
0x0008	0x0002	RO	AFU_ID_L	64	AF ID chini.
0x0010	0x0004	RO	AFU_ID_H	64	AF ID juu.
0x0018	0x0006	Rsvd	CSR_DFH_RSVD0	64	Lazima Imehifadhiwa 0.
0x0020	0x0008	RO	CSR_DFH_RSVD1	64	Lazima Imehifadhiwa 1.
0x0100	0x0040	RW	CSR_SCRATCHPAD0	64	Rejesta ya padi 0.
0x0108	0x0042	RW	CSR_SCRATCHPAD1	64	Rejesta ya padi 2.
0x0110	0x0044	RW	CSR_AFU_DSM_BASE L	32	Biti 32 za chini za anwani ya msingi ya AF DSM. Biti 6 za chini ni 4×00 kwa sababu anwani imeambatanishwa na saizi ya kache ya baiti 64.
0x0114	0x0045	RW	CSR_AFU_DSM_BASE H	32	Biti 32 za juu za anwani ya msingi ya AF DSM.
0x0120	0x0048	RW	CSR_SRC_ADDR	64	Anzisha anwani halisi ya akiba ya chanzo. Maombi yote yaliyosomwa yanalenga eneo hili.
0x0128	0x004A	RW	CSR_DST_ADDR	64	Anzisha anwani ya mahali ulipo kwa bafa lengwa. Maombi yote ya uandishi yanalenga eneo hili
0x0130	0x004C	RW	CSR_NUM_LINES	32	Idadi ya mistari ya kache.
0x0138	0x004E	RW	CSR_CTL	32	Hudhibiti mtiririko wa jaribio, anza, acha, lazimisha kukamilishwa.
0x0140	0x0050	RW	CSR_CFG	32	Husanidi vigezo vya jaribio.
0x0148	0x0052	RW	CSR_INACT_THRESH	32	Kiwango cha juu cha kutotumika.
0x0150	0x0054	RW	CSR_INTERRUPT0	32	SW inatenga Kitambulisho cha APIC cha Kukatiza na Vekta kwa kifaa.
Ramani ya DSM Offset
0x0040	0x0010	RO	DSM_STATUS	32	Hali ya mtihani na rejista ya makosa.

Jedwali 6. CSR Bit Fields pamoja na Exampchini
Jedwali hili linaorodhesha sehemu za biti za CSR ambazo zinategemea thamani ya CSR_NUM_LINES, . Katika example chini = 14.

Jina	Sehemu ndogo	Ufikiaji	Maelezo
CSR_SRC_ADDR	[63:]	RW	2^(N+6)MB pointi za anwani zilizopangiliwa hadi mwanzo wa bafa ya kusoma.
CSR_SRC_ADDR	[-1:0]	RW	0x0.
CSR_DST_ADDR	[63:]	RW	2^(N+6)MB pointi za anwani zilizopangiliwa hadi mwanzo wa bafa ya uandishi.
CSR_DST_ADDR	[-1:0]	RW	0x0.
CSR_NUM_LINES	[31:]	RW	0x0.
*iliendelea…*

Jina	Sehemu ndogo	Ufikiaji	Maelezo
	[-1:0]	RW	Idadi ya mistari ya akiba ya kusoma au kuandika. Kiwango hiki kinaweza kuwa tofauti kwa kila jaribio la AF. Kumbuka: Hakikisha kwamba vyanzo na vihifadhi lengwa ni kubwa vya kutosha kutosheleza mistari ya kache. CSR_NUM_LINES inapaswa kuwa chini ya au sawa na .
Kwa maadili yafuatayo, fikiria =14. Kisha, CSR_SRC_ADDR na CSR_DST_ADDR zikubali 2^20 (0x100000).
CSR_SRC_ADDR	[31:14]	RW	1MB anwani iliyopangiliwa.
CSR_SRC_ADDR	[13:0]	RW	0x0.
CSR_DST_ADDR	[31:14]	RW	1MB anwani iliyopangiliwa.
CSR_DST_ADDR	[13:0]	RW	0x0.
CSR_NUM_LINES	[31:14]	RW	0x0.
CSR_NUM_LINES	[13:0]	RW	Idadi ya mistari ya akiba ya kusoma au kuandika. Kiwango hiki kinaweza kuwa tofauti kwa kila jaribio la AF. Kumbuka: Hakikisha kwamba vyanzo na vihifadhi lengwa ni kubwa vya kutosha kutosheleza mistari ya kache.

Jedwali 7. Sehemu za ziada za CSR Bit

Jina	Sehemu ndogo	Ufikiaji	Maelezo
CSR_CTL	[31:3]	RW	Imehifadhiwa.
	[2]	RW	Lazimisha kukamilika kwa jaribio. Huandika bendera ya kukamilika kwa jaribio na vihesabio vingine vya utendaji kwa csr_stat. Baada ya kulazimisha kukamilika kwa mtihani, hali ya maunzi ni sawa na kukamilika kwa jaribio lisilo la kulazimishwa.
	[1]	RW	Inaanza utekelezaji wa jaribio.
	[0]	RW	Inatumika kuweka upya jaribio la chini. Wakati wa chini, vigezo vyote vya usanidi hubadilika kuwa maadili yao ya msingi.
CSR_CFG	[29]	RW	majaribio ya cr_interrupt_testmode hukatiza. Huzalisha ukatizaji mwishoni mwa kila jaribio.
	[28]	RW	cr_interrupt_on_error hutuma usumbufu wakati juu ya hitilafu
			kugundua.
	[27:20]	RW	cr_test_cfg husanidi tabia ya kila modi ya jaribio.
	[13:12]	RW	cr_chsel huchagua chaneli pepe.
	[10:9]	RW	cr_rdsel husanidi aina ya ombi iliyosomwa. Usimbaji una
			maadili halali yafuatayo:
			• 1'b00: RdLine_S
			• 2'b01: RdLine_I
			• 2'b11: Hali iliyochanganywa
	[8]	RW	cr_delay_en huwezesha kucheleweshwa kwa nasibu kati ya maombi.
	[6:5]	RW	Husanidi hali ya jaribio,cr_multiCL-len. Thamani halali ni 0,1, na 3.
	[4:2]	RW	cr_mode, husanidi hali ya jaribio. Thamani zifuatazo ni halali:
			• 3'b000: LBPK1
			• 3'b001: Soma
			• 3'b010: Andika
			• 3'b011: TRPUT
*iliendelea…*

Jina	Sehemu ndogo	Ufikiaji	Maelezo
			Kwa habari zaidi kuhusu hali ya jaribio, rejelea Njia za Mtihani mada hapa chini.
	[1]	RW	c_cont huchagua kupindua kwa jaribio au kusitisha jaribio. • Wakati 1'b0, jaribio linakoma. Inasasisha hali ya CSR wakati Idadi ya CSR_NUM_LINES imefikiwa. • Wakati 1'b1, jaribio linakwenda kwenye anwani ya kuanzia baada ya kufikia hesabu ya CSR_NUM_LINES. Katika hali ya rollover, mtihani hukoma tu juu ya kosa.
	[0]	RW	cr_wrthru_en swichi kati ya WrLine_I na Wrline_M aina za ombi. • 1'b0: WrLine_M • 1'b1: WrLine_I
CSR_INACT_THRESHOLD	[31:0]	RW	Kiwango cha juu cha kutotumika. Hutambua muda wa vibanda wakati wa kufanya jaribio. Huhesabu idadi ya mizunguko ya kutofanya kitu mfululizo. Ikiwa kutofanya kazi kuhesabu > CSR_INACT_THRESHOLD, hakuna maombi yanayotumwa, hakuna majibu yanayotumwa imepokelewa, na mawimbi ya inact_timeout imewekwa. Kuandika 1 hadi CSR_CTL[1] kunawezesha kihesabu hiki.
CSR_INTERRUPT0	[23:16]	RW	Nambari ya Vector ya Kukatiza kwa kifaa.
CSR_INTERRUPT0	[15:0]	RW	apic_id ni APIC OD ya kifaa.
DSM_STATUS	[511:256]	RO	Hitilafu ya kutupa fomu ya Hali ya Mtihani.
	[255:224]	RO	Mwisho Rudia.
	[223:192]	RO	Anza Juu.
	[191:160]	RO	Idadi ya Maandishi.
	[159:128]	RO	Idadi ya Waliosoma.
	[127:64]	RO	Idadi ya Saa.
	[63:32]	RO	Rejesta ya makosa ya mtihani.
	[31:16]	RO	Linganisha na ubadilishane kaunta ya mafanikio.
	[15:1]	RO	Kitambulisho cha kipekee kwa kila uandishi wa hali ya DSM.
	[0]	RO	Bendera ya kukamilika kwa mtihani.

Njia za Mtihani
CSR_CFG[4:2] husanidi hali ya jaribio. Vipimo vinne vifuatavyo vinapatikana:

LBPK1: Huu ni jaribio la nakala ya kumbukumbu. AF inakili CSR_NUM_LINES kutoka kwa bafa chanzo hadi bafa lengwa. Jaribio linapokamilika, programu inalinganisha chanzo na buffer lengwa.

Soma: Jaribio hili linasisitiza njia ya kusoma na hupima kipimo data au muda wa kusubiri. AF inasoma CSR_NUM_LINES kuanzia CSR_SRC_ADDR. Hiki ni kipimo cha kipimo data au latency tu. Haithibitishi data iliyosomwa.
Andika: Jaribio hili linasisitiza njia ya kuandika na hupima kipimo cha data au latency. AF inasoma CSR_NUM_LINES kuanzia CSR_SRC_ADDR. Hiki ni kipimo cha kipimo data au latency tu. Haithibitishi data iliyoandikwa.

TRPUT: Jaribio hili linachanganya kusoma na kuandika. Inasoma CSR_NUM_LINES kuanzia eneo la CSR_SRC_ADDR na kuandika CSR_NUM_LINES hadi CSR_SRC_ADDR. Pia hupima kipimo cha data cha kusoma na kuandika. Jaribio hili haliangalii data. Kusoma na kuandika hakuna tegemezi

Jedwali lifuatalo linaonyesha usimbaji wa CSR_CFG kwa majaribio manne. Jedwali hili linaweka na CSR_NUM_LINES, =14. Unaweza kubadilisha idadi ya mistari ya akiba kwa kusasisha rejista ya CSR_NUM_LINES.

Jedwali 8. Njia za Mtihani

Utambuzi wa FPGA: fpgadiag
Huduma ya fpgadiag inajumuisha majaribio kadhaa ya kutambua, kupima, na kuripoti kwenye maunzi ya FPGA. Tumia matumizi ya fpgadiag kuendesha aina zote za majaribio. Kwa maelezo zaidi kuhusu kutumia matumizi ya fpgadiag, rejelea sehemu ya fpgadiag katika Mwongozo wa Zana za Injini Inayoweza Kuidhinishwa (OPAE).

Hali ya NLB0 Mtiririko wa Jaribio la Hello_FPGA

Programu huanzisha Kumbukumbu ya Hali ya Kifaa (DSM) hadi sifuri.
Programu huandika anwani ya DSM BASE kwa AFU. CSR Andika(DSM_BASE_H), CSRWrite(DSM_BASE_L)

Programu hutayarisha hifadhi ya kumbukumbu ya chanzo na lengwa. Maandalizi haya ni maalum ya mtihani.
Programu huandika CSR_CTL[2:0]= 0x1. Uandishi huu huleta jaribio nje ya kuweka upya na katika hali ya usanidi. Usanidi unaweza kuendelea tu wakati CSR_CTL[0]=1 & CSR_CTL[1]=1.

Programu husanidi vigezo vya majaribio, kama vile src, destaddress, csr_cfg, num lines, na kadhalika.
Programu ya CSR inaandika CSR_CTL[2:0]= 0x3. AF huanza utekelezaji wa majaribio.

Kukamilika kwa mtihani:
- Maunzi hukamilika jaribio linapokamilika au kugundua hitilafu. Baada ya kukamilika, AF ya maunzi itasasisha DSM_STATUS. Kura za programu DSM_STATUS[31:0]==1 ili kugundua kukamilika kwa jaribio.
- Programu inaweza kulazimisha kukamilishwa kwa jaribio kwa kuandika CSR inaandika CSR_CTL[2:0]=0x7. AF ya maunzi inasasisha DSM_STATUS.

Historia ya Marekebisho ya Hati kwa Mwongozo wa Mtumiaji wa Kitengo cha Utendaji cha Native Loopback Accelerator (AFU).

Toleo la Hati	Kuongeza kasi ya Intel Toleo la Rafu	Mabadiliko
2019.08.05	2.0 (inayoungwa mkono na Intel Toleo la Quartus Prime Pro 18.1.2) na 1.2 (inayoungwa mkono na Toleo la Intel Quartus Prime Pro 17.1.1)	Usaidizi ulioongezwa kwa jukwaa la Intel FPGA PAC D5005 katika toleo la sasa.
2018.12.04	1.2 (inayoungwa mkono na Intel Toleo la Quartus® Prime Pro 17.1.1)	Utoaji wa matengenezo.
2018.08.06	1.1 (inayoungwa mkono na Intel Toleo la Quartus Prime Pro 17.1.1) na 1.0 (inayoungwa mkono na Toleo la Intel Quartus Prime Pro 17.0.0)	Ilisasisha eneo la msimbo wa chanzo wa NLB sampna AFU ndani Sehemu ya NLB SampKazi ya kiongeza kasi (AF) sehemu.
2018.04.11	1.0 (inayoungwa mkono na Intel Toleo la Quartus Prime Pro 17.0.0)	Kutolewa kwa awali.

Nyaraka / Rasilimali

Intel Native Loopback Kitengo cha Utendaji cha Kichapishi (AFU) [pdf] Mwongozo wa Mtumiaji
Kitengo cha Utendaji cha Kiongeza kasi cha Native Loopback AFU, Native Loopback, Kitengo cha Utendaji cha Kiongeza kasi AFU, Kitengo cha Utendaji AFU

Marejeleo

Mwongozo wa Mtumiaji