Функционална јединица интел матичног акцелератора повратне петље (АФУ)

О овом документу

конвенције
Табела 1. Конвенције о документима

конвенција	Опис
#	Претходи команди која означава да се команда треба унети као роот.
$	Означава да наредбу треба унети као корисник.
Овај фонт	Fileимена, команде и кључне речи су штампане овим фонтом. Дуге командне линије се штампају овим фонтом. Иако се дуге командне линије могу премотати у следећи ред, повратак није део команде; не притискајте ентер.
	Означава да текст чувара места који се појављује између угаоних заграда мора бити замењен одговарајућом вредношћу. Не уносите угаоне заграде.

Акроними
Табела 2. Акроними

Акроними	Проширење	Опис
AF	Функција акцелератора	Преведена слика хардверског акцелератора имплементирана у ФПГА логици која убрзава апликацију.
АФУ	Функционална јединица акцелератора	Хардверски акцелератор имплементиран у ФПГА логици који растерећује рачунску операцију за апликацију са ЦПУ-а ради побољшања перформанси.
АПИ	Програмски интерфејс апликације	Скуп дефиниција потпрограма, протокола и алата за прављење софтверских апликација.
АСЕ	АФУ симулационо окружење	Косимулационо окружење које вам омогућава да користите исту хост апликацију и АФ у симулационом окружењу. АСЕ је део Интел® Аццелератион Стацк-а за ФПГА.
ЦЦИ-П	Интерфејс језгра кеша	ЦЦИ-П је стандардни интерфејс који АФУ користе за комуникацију са домаћином.
CL	Линија кеша	64-бајтна линија кеш меморије
ДФХ	Заглавље функције уређаја	Креира повезану листу заглавља функција како би се обезбедио проширив начин додавања функција.
ФИМ	Менаџер ФПГА интерфејса	ФПГА хардвер који садржи ФПГА Интерфаце Унит (ФИУ) и екстерне интерфејсе за меморију, умрежавање итд. Функција акцелератора (АФ) повезује се са ФИМ-ом у току рада.
ФИУ	ФПГА Интерфаце Унит	ФИУ је слој интерфејса платформе који делује као мост између интерфејса платформе као што су ПЦИе*, УПИ и интерфејси на страни АФУ, као што је ЦЦИ-П.
наставио…

Интел Цорпоратион. Сва права задржана. Интел, Интел лого и друге Интел ознаке су заштитни знаци Интел Цорпоратион или њених подружница. Интел гарантује перформансе својих ФПГА и полупроводничких производа у складу са тренутним спецификацијама у складу са Интеловом стандардном гаранцијом, али задржава право да изврши измене било којег производа и услуге у било које време без обавештења. Интел не преузима никакву одговорност или одговорност која произилази из примене или коришћења било које информације, производа или услуге описане овде осим ако је Интел изричито пристао у писаној форми. Интеловим клијентима се саветује да набаве најновију верзију спецификација уређаја пре него што се ослоне на било коју објављену информацију и пре него што наруче производе или услуге. *Друга имена и брендови могу се сматрати власништвом других.

Акроними	Проширење	Опис
МПФ	Фабрика меморијских својстава	МПФ је основни градивни блок (БББ) који АФУ могу користити да обезбеде ЦЦИ-П операције обликовања саобраћаја за трансакције са ФИУ.
Мсг	Порука	Порука – контролно обавештење
НЛБ	Нативе Лоопбацк	НЛБ врши читање и писање на ЦЦИ-П везу да тестира повезаност и пропусност.
РдЛине_И	Реад Лине је неважећи	Захтев за читање меморије, са ФПГА кеш наговештајем постављеним на неважеће. Линија није кеширана у ФПГА, али може узроковати загађење ФПГА кеша. Напомена: Кеш меморија tag прати статус захтева за све нерешене захтеве на Интел Ултра Патх Интерцоннецт (Интел УПИ). Стога, иако је РдЛине_И означен као неважећи по завршетку, он троши кеш меморију tag привремено да прати статус захтева преко УПИ-ја. Ова акција може довести до избацивања кеш линије, што резултира загађењем кеша. Адванtagе коришћења РдЛине_И је да га ЦПУ директоријум не прати; на тај начин спречава њушкање из ЦПУ-а.
РдЛине-С	Реад Лине Схаред	Захтев за читање меморије са ФПГА кеш наговештајем постављеним на дељено. Покушава се да се задржи у ФПГА кешу у заједничком стању.
ВрЛине_И	Линија за писање је неважећа	Захтев за уписивање у меморију, са ФПГА кеш наговештајем постављеним на Неважећи. ФИУ уписује податке без намере да их чува у ФПГА кешу.
ВрЛине_М	Измењена линија писања	Захтев за уписивање у меморију, са ФПГА кеш наговештајем постављеним на Модификовано. ФИУ уписује податке и оставља их у ФПГА кешу у модификованом стању.

Речник убрзања
Табела 3. Стек убрзања за Интел Ксеон® ЦПУ са ФПГА Глосар

Термин	Скраћеница	Опис
Интел Аццелератион Стацк за Интел Ксеон® ЦПУ са ФПГА	Аццелератион Стацк	Колекција софтвера, фирмвера и алата који обезбеђује повезивање са оптимизованим перформансама између Интел ФПГА и Интел Ксеон процесора.
Интел ФПГА програмабилна картица за убрзање (Интел ФПГА ПАЦ)	Интел ФПГА ПАЦ	ПЦИе ФПГА акцелераторска картица. Садржи ФПГА Интерфаце Манагер (ФИМ) који се упарује са Интел Ксеон процесором преко ПЦИе магистрале.

Функционална јединица матичног акцелератора повратне петље (АФУ)

Нативе Лоопбацк (НЛБ) АФУ Оверview

• НЛБ сampле АФУ се састоје од скупа Верилог и Систем Верилог fileс за тестирање читања и писања меморије, пропусног опсега и кашњења.
• Овај пакет укључује три АФУ-а које можете да направите из истог РТЛ извора. Ваша конфигурација РТЛ изворног кода ствара ове АФУ.

НЛБ Сampле функција акцелератора (АФ)
$ОПАЕ_ПЛАТФОРМ_РООТ/хв/сampлес директоријум чува изворни код за следеће НЛБ сampле АФУс:

• нлб_моде_0
• нлб_моде_0_стп
• нлб_моде_3

Напомена: $ДЦП_ЛОЦ/хв/сampлес директоријум чува НЛБ сampле АФУс изворни код за пакет издања 1.0.

Да бисте разумели НЛБ сampСтруктуру изворног кода АФУ и како да је направите, погледајте један од следећих водича за брзи почетак (у зависности од тога који Интел ФПГА ПАЦ користите):

• Ако користите Интел ПАЦ са Интел Арриа® 10 ГКС ФПГА, погледајте ИнтелПрограмабилну картицу за убрзање са Интел Арриа 10 ГКС ФПГА.
• Ако користите Интел ФПГА ПАЦ Д5005, погледајте Водич за брзи почетак Интел Аццелератион Стацк за Интел ФПГА програмабилну картицу за убрзање Д5005.

Пакет издања пружа следећа три сampле АФс:

• НЛБ режим 0 АФ: захтева хелло_фпга или фпгадиаг услужни програм за извођење лпбк1 теста.
• НЛБ режим 3 АФ: захтева фпгадиаг услужни програм за извођење тестова трупт, читања и писања.
• НЛБ режим 0 стп АФ: захтева хелло_фпга или фпгадиаг услужни програм за извођење лпбак1 теста.
  Напомена: нлб_моде_0_стп је исти АФУ као и нлб_моде_0, али са омогућеном функцијом за отклањање грешака Сигнал Тап.
  Услужни програми фпгадиаг и хелло_фпга помажу одговарајућем АФ-у да дијагностикује, тестира и извештава о ФПГА хардверу.

Интел Цорпоратион. Сва права задржана. Интел, Интел лого и друге Интел ознаке су заштитни знаци Интел Цорпоратион или њених подружница. Интел гарантује перформансе својих ФПГА и полупроводничких производа у складу са тренутним спецификацијама у складу са Интеловом стандардном гаранцијом, али задржава право да изврши измене било којег производа и услуге у било које време без обавештења. Интел не преузима никакву одговорност или одговорност која произилази из примене или коришћења било које информације, производа или услуге описане овде осим ако је Интел изричито пристао у писаној форми. Интеловим клијентима се саветује да набаве најновију верзију спецификација уређаја пре него што се ослоне на било коју објављену информацију и пре него што наруче производе или услуге. *Друга имена и брендови могу се сматрати власништвом других.

Слика 1. Нативе Лоопбацк (нлб_лпбк.св) омотач највишег нивоа

Табела 4. НЛБ Files

File Име	Опис
нлб_лпбк.св	Омотач највишег нивоа за НЛБ који инстанцира подносиоца захтева и арбитра.
арбитер.св	Инстанцира тест АФ.
рекуестор.св	Прихвата захтеве арбитра и форматира захтеве према ЦЦИ-П спецификацији. Такође имплементира контролу протока.
нлб_цср.св	Имплементира 64-битне регистре контроле и статуса читања/писања (ЦСР). Регистри подржавају и 32- и 64-битно читање и писање.
нлб_грам_сдп.св	Имплементира генерички РАМ са два порта са једним портом за писање и једним портом за читање.

НЛБ је референтна имплементација АФУ-а компатибилног са Интел Аццелератион Стацк-ом за Интел Ксеон ЦПУ са Референтним приручником за ФПГА језгро кеш интерфејса (ЦЦИ-П). НЛБ-ова примарна функција је да потврди повезаност хоста користећи различите обрасце приступа меморији. НЛБ такође мери пропусни опсег и кашњење читања/писања. Тест пропусног опсега има следеће опције:

• 100% прочитано
• 100% писати
• 50% чита и 50% пише

Повезане информације

• Интел Аццелератион Стацк Водич за брзи почетак за Интел програмабилну картицу за убрзање са Арриа 10 ГКС ФПГА
• Референтни приручник за Стек за убрзање за Интел Ксеон ЦПУ са ФПГА интерфејсом језгре кеш меморије (ЦЦИ-П)
• Интел Аццелератион Стацк Водич за брзи почетак за Интел ФПГА програмабилну картицу за убрзање Д5005

Описи матичне контроле повратне петље и регистра статуса
Табела 5. ЦСР имена, адресе и описи

Бајт адреса (ОПАЕ)	Реч Адреса (ЦЦИ-P)	Приступ	Име	Ширина	Опис
0к0000	0к0000	RO	ДФХ	64	Заглавље функције АФ уређаја.
0к0008	0к0002	RO	АФУ_ИД_Л	64	АФ ИД низак.
0к0010	0к0004	RO	АФУ_ИД_Х	64	АФ ИД висок.
0к0018	0к0006	Рсвд	ЦСР_ДФХ_РСВД0	64	Обавезно резервисано 0.
0к0020	0к0008	RO	ЦСР_ДФХ_РСВД1	64	Обавезно резервисано 1.
0к0100	0к0040	RW	ЦСР_СЦРАТЦХПАД0	64	Сцратцхпад регистар 0.
0к0108	0к0042	RW	ЦСР_СЦРАТЦХПАД1	64	Сцратцхпад регистар 2.
0к0110	0к0044	RW	ЦСР_АФУ_ДСМ_БАСЕ Л	32	Доња 32-битна АФ ​​ДСМ базна адреса. Доњих 6 битова су 4×00 јер је адреса поравната са 64-бајтном величином кеш линије.
0к0114	0к0045	RW	ЦСР_АФУ_ДСМ_БАСЕ Х	32	Горња 32-битна АФ ​​ДСМ базна адреса.
0к0120	0к0048	RW	ЦСР_СРЦ_АДДР	64	Почетна физичка адреса за изворни бафер. Сви захтеви за читање циљају овај регион.
0к0128	0к004А	RW	ЦСР_ДСТ_АДДР	64	Почетна физичка адреса за одредишни бафер. Сви захтеви за писање циљају овај регион
0к0130	0к004Ц	RW	ЦСР_НУМ_ЛИНЕС	32	Број кеш линија.
0к0138	0к004Е	RW	ЦСР_ЦТЛ	32	Контролише ток теста, почетак, заустављање, принудно завршетак.
0к0140	0к0050	RW	ЦСР_ЦФГ	32	Конфигурише параметре теста.
0к0148	0к0052	RW	ЦСР_ИНАЦТ_ТХРЕСХ	32	Граница прага неактивности.
0к0150	0к0054	RW	ЦСР_ИНТЕРРУПТ0	32	СВ додељује Интеррупт АПИЦ ИД и Вецтор уређају.
ДСМ офсет мапа
0к0040	0к0010	RO	ДСМ_СТАТУС	32	Статус теста и регистар грешака.

Табела 6. ЦСР битова поља са прampлес
Ова табела наводи ЦСР битна поља која зависе од вредности ЦСР_НУМ_ЛИНЕС, . У бивampле испод = 14.

Име	Бит Фиелд	Приступ	Опис
ЦСР_СРЦ_АДДР	[63:]	RW	2^(Н+6)МБ поравната адреса указује на почетак бафера за читање.
	[-1:0]	RW	0к0.
ЦСР_ДСТ_АДДР	[63:]	RW	2^(Н+6)МБ поравната адреса указује на почетак бафера за уписивање.
	[-1:0]	RW	0к0.
ЦСР_НУМ_ЛИНЕС	[31:]	RW	0к0.
наставио…

Име	Бит Фиелд	Приступ	Опис
	[-1:0]	RW	Број кеш линија за читање или писање. Овај праг може бити различит за сваки тест АФ. Напомена: Уверите се да су изворни и одредишни бафери довољно велики да приме кеш линије. ЦСР_НУМ_ЛИНЕС треба да буде мањи или једнак .
За следеће вредности претпоставите =14. Затим, ЦСР_СРЦ_АДДР и ЦСР_ДСТ_АДДР прихватају 2^20 (0к100000).
ЦСР_СРЦ_АДДР	[31:14]	RW	1МБ поравната адреса.
	[13:0]	RW	0к0.
ЦСР_ДСТ_АДДР	[31:14]	RW	1МБ поравната адреса.
	[13:0]	RW	0к0.
ЦСР_НУМ_ЛИНЕС	[31:14]	RW	0к0.
	[13:0]	RW	Број кеш линија за читање или писање. Овај праг може бити различит за сваки тест АФ. Напомена: Уверите се да су изворни и одредишни бафери довољно велики да приме кеш линије.

Табела 7. Додатна ЦСР битова поља

Име	Бит Фиелд	Приступ	Опис
ЦСР_ЦТЛ	[31:3]	RW	Резервисано.
	[2]	RW	Присилни завршетак теста. Уписује ознаку завршетка теста и друге бројаче перформанси у цср_стат. Након принудног завршетка теста, стање хардвера је идентично нефорсираном завршетку теста.
	[1]	RW	Започиње извршавање теста.
	[0]	RW	Активно ресетовање ниске вредности теста. Када је низак, сви конфигурациони параметри се мењају на подразумеване вредности.
ЦСР_ЦФГ	[29]	RW	цр_интеррупт_тестмоде тестира прекиде. Генерише прекид на крају сваког теста.
	[28]	RW	цр_интеррупт_он_еррор шаље прекид када дође до грешке
			детекција.
	[27:20]	RW	цр_тест_цфг конфигурише понашање сваког режима тестирања.
	[13:12]	RW	цр_цхсел бира виртуелни канал.
	[10:9]	RW	цр_рдсел конфигурише тип захтева за читање. Кодирања имају
			следеће важеће вредности:
			• 1'б00: РдЛине_С
			• 2'б01: РдЛине_И
			• 2'б11: Мешовити режим
	[8]	RW	цр_делаи_ен омогућава насумично уметање кашњења између захтева.
	[6:5]	RW	Конфигурише режим тестирања,цр_мултиЦЛ-лен. Важеће вредности су 0,1 и 3.
	[4:2]	RW	цр_моде, конфигурише режим тестирања. Следеће вредности су важеће:
			• 3'б000: ЛПБК1
			• 3'б001: Прочитај
			• 3'б010: Пишите
			• 3'б011: ТРПУТ
наставио…

Име	Бит Фиелд	Приступ	Опис
			За више информација о режиму тестирања, погледајте Тестни режими тема испод.
	[1]	RW	ц_цонт бира преокрет теста или завршетак теста. • Када је 1'б0, тест се завршава. Ажурира статус ЦСР када Достигнут је број ЦСР_НУМ_ЛИНЕС. • Када је 1'б1, тест се пребацује на почетну адресу након што достигне број ЦСР_НУМ_ЛИНЕС. У режиму превртања, тест се завршава само у случају грешке.
	[0]	RW	цр_вртхру_ен пребацује између типова захтева ВрЛине_И и Врлине_М. • 1'б0: ВрЛине_М • 1'б1: ВрЛине_И
ЦСР_ИНАЦТ_ТХРЕСХОЛД	[31:0]	RW	Граница прага неактивности. Детектује трајање застоја током пробног рада. Броји број узастопних циклуса мировања. Ако се неактивност рачуна > ЦСР_ИНАЦТ_ТХРЕСХОЛД, нема слања захтева, нема одговора примљен, а сигнал инацт_тимеоут је постављен. Уписивање 1 у ЦСР_ЦТЛ[1] активира овај бројач.
ЦСР_ИНТЕРРУПТ0	[23:16]	RW	Број вектора прекида за уређај.
	[15:0]	RW	апиц_ид је АПИЦ ОД за уређај.
ДСМ_СТАТУС	[511:256]	RO	Режим теста за испис грешке.
	[255:224]	RO	Крај изнад главе.
	[223:192]	RO	Старт Оверхеад.
	[191:160]	RO	Број писања.
	[159:128]	RO	Број читања.
	[127:64]	RO	Број часовника.
	[63:32]	RO	Регистар грешака теста.
	[31:16]	RO	Упореди и размени бројач успеха.
	[15:1]	RO	Јединствени ИД за сваки упис ДСМ статуса.
	[0]	RO	Ознака завршетка теста.

Тестни режими
ЦСР_ЦФГ[4:2] конфигурише режим тестирања. Доступна су следећа четири теста:

• ЛПБК1: Ово је тест копије меморије. АФ копира ЦСР_НУМ_ЛИНЕС из изворног бафера у одредишни бафер. По завршетку теста, софтвер упоређује изворни и одредишни бафер.
• Прочитајте: Овај тест наглашава путању читања и мери пропусни опсег читања или кашњење. АФ чита ЦСР_НУМ_ЛИНЕС почевши од ЦСР_СРЦ_АДДР. Ово је само тест пропусности или кашњења. Не потврђује прочитане податке.
• напиши: Овај тест наглашава путању писања и мери пропусни опсег за писање или кашњење. АФ чита ЦСР_НУМ_ЛИНЕС почевши од ЦСР_СРЦ_АДДР. Ово је само тест пропусности или кашњења. Не потврђује написане податке.
• ТРПУТ: Овај тест комбинује читање и писање. Чита ЦСР_НУМ_ЛИНЕС почевши од локације ЦСР_СРЦ_АДДР и уписује ЦСР_НУМ_ЛИНЕС у ЦСР_СРЦ_АДДР. Такође мери пропусни опсег за читање и писање. Овај тест не проверава податке. Читање и писање немају зависности

Следећа табела приказује ЦСР_ЦФГ кодирања за четири теста. Ова табела поставља и ЦСР_НУМ_ЛИНЕС, =14. Можете променити број линија кеша ажурирањем регистра ЦСР_НУМ_ЛИНЕС.

Табела 8. Тестни режими

ФПГА дијагностика: фпгадиаг
Услужни програм фпгадиаг укључује неколико тестова за дијагнозу, тестирање и извештавање о ФПГА хардверу. Користите фпгадиаг услужни програм за покретање свих режима тестирања. За више информација о коришћењу услужног програма фпгадиаг, погледајте одељак фпгадиаг у Водичу за алате Опен Программабле Аццелератион Енгине (ОПАЕ).

НЛБ Моде0 Хелло_ФПГА Тест Флов

1. Софтвер иницијализује меморију статуса уређаја (ДСМ) на нулу.
2. Софтвер уписује ДСМ БАСЕ адресу у АФУ. ЦСР Врите(ДСМ_БАСЕ_Х), ЦСРВрите(ДСМ_БАСЕ_Л)
3. Софтвер припрема изворни и одредишни меморијски бафер. Овај препарат је специфичан за тест.
4. Софтвер пише ЦСР_ЦТЛ[2:0]= 0к1. Ово писање доводи тест из ресетовања у конфигурациони режим. Конфигурација може да се настави само када је ЦСР_ЦТЛ[0]=1 и ЦСР_ЦТЛ[1]=1.
5. Софтвер конфигурише параметре теста, као што су срц, дестаддресс, цср_цфг, број линија итд.
6. Софтверски ЦСР пише ЦСР_ЦТЛ[2:0]= 0к3. АФ почиње са извршавањем теста.
7. Завршетак теста:
   • Хардвер се завршава када се тест заврши или открије грешку. По завршетку, хардверски АФ ажурира ДСМ_СТАТУС. Софтвер анкетира ДСМ_СТАТУС[31:0]==1 да би открио завршетак теста.
   • Софтвер може присилити завршетак теста тако што ће написати ЦСР записе ЦСР_ЦТЛ[2:0]=0к7. Хардверски АФ ажурира ДСМ_СТАТУС.

Историја ревизија документа за Кориснички водич за функционалну јединицу акцелератора повратне петље (АФУ)

Верзија документа	Интел Аццелератион Стацк Версион	Промене
2019.08.05	2.0 (подржано са Интел Куартус Приме Про Едитион 18.1.2) и 1.2 (подржано са Интел Куартус Приме Про Едитион 17.1.1)	Додата подршка за Интел ФПГА ПАЦ Д5005 платформу у тренутном издању.
2018.12.04	1.2 (подржано са Интел Куартус® Приме Про Едитион 17.1.1)	Издање за одржавање.
2018.08.06	1.1 (подржано са Интел Куартус Приме Про Едитион 17.1.1) и 1.0 (подржано са Интел Куартус Приме Про Едитион 17.0.0)	Ажурирана локација изворног кода за НЛБ сampле АФУ ин НЛБ Сampле функција акцелератора (АФ) одељак.
2018.04.11	1.0 (подржано са Интел Куартус Приме Про Едитион 17.0.0)	Првобитно издање.

Интел Цорпоратион. Сва права задржана. Интел, Интел лого и друге Интел ознаке су заштитни знаци Интел Цорпоратион или њених подружница. Интел гарантује перформансе својих ФПГА и полупроводничких производа у складу са тренутним спецификацијама у складу са Интеловом стандардном гаранцијом, али задржава право да изврши измене било којег производа и услуге у било које време без обавештења. Интел не преузима никакву одговорност или одговорност која произилази из примене или коришћења било које информације, производа или услуге описане овде осим ако је Интел изричито пристао у писаној форми. Интеловим клијентима се саветује да набаве најновију верзију спецификација уређаја пре него што се ослоне на било коју објављену информацију и пре него што наруче производе или услуге. *Друга имена и брендови могу се сматрати власништвом других.

Документи / Ресурси

Функционална јединица интел матичног акцелератора повратне петље (АФУ) [пдф] Упутство за кориснике Нативе Лоопбацк Аццелератор Фунцтионал Унит АФУ, Нативе Лоопбацк, Аццелератор Фунцтионал Унит АФУ, Фунцтионал Унит АФУ

Референце

• Упутство за употребу