محتويات يخفي
1 الوحدة الوظيفية لتسريع الاسترجاع الأصلي من Intel (AFU)
2 حول هذه الوثيقة
3 الوحدة الوظيفية لمسرع الاسترجاع الأصلي (AFU)
4 محفوظات مراجعة المستند لدليل مستخدم الوحدة الوظيفية لمسرع الاسترجاع الأصلي (AFU).
5 المستندات / الموارد
5.1 مراجع
6 منشورات ذات صلة

إنتل شعار

الوحدة الوظيفية لتسريع الاسترجاع الأصلي من Intel (AFU)

Intel-Native-Loopback-Accelerator-Functional-Unit-(AFU)-PRO

حول هذه الوثيقة

الاتفاقيات
الجدول 1. اتفاقيات الوثيقة

مؤتمر وصف
# يسبق الأمر الذي يشير إلى أنه سيتم إدخال الأمر كجذر.
$ يشير إلى أمر يجب إدخاله كمستخدم.
هذا الخط Fileتتم طباعة الأسماء والأوامر والكلمات الأساسية بهذا الخط. تتم طباعة أسطر الأوامر الطويلة بهذا الخط. على الرغم من أن أسطر الأوامر الطويلة قد تلتف إلى السطر التالي، إلا أن الإرجاع ليس جزءًا من الأمر؛ لا تضغط على إدخال.
يشير إلى ضرورة استبدال نص العنصر النائب الذي يظهر بين قوسين زاوية بقيمة مناسبة. لا تدخل بين قوسين زاوية.

الاختصارات
الجدول 2. الاختصارات

الاختصارات توسع وصف
AF وظيفة المسرع صورة مسرع الأجهزة المترجمة التي تم تنفيذها في منطق FPGA والتي تعمل على تسريع التطبيق.
أفو وحدة المعجل الوظيفية يتم تطبيق مسرع الأجهزة في منطق FPGA الذي يقوم بإلغاء تحميل العملية الحسابية لأحد التطبيقات من وحدة المعالجة المركزية لتحسين الأداء.
واجهة برمجة التطبيقات واجهة برمجة التطبيقات مجموعة من التعريفات والبروتوكولات والأدوات الروتينية لبناء التطبيقات البرمجية.
رابطة صناعة السيارات في أستراليا بيئة محاكاة AFU بيئة محاكاة مشتركة تسمح لك باستخدام نفس التطبيق المضيف والتركيز البؤري التلقائي في بيئة محاكاة. تعد ASE جزءًا من Intel® Acceleration Stack لـ FPGAs.
CCI-P واجهة ذاكرة التخزين المؤقت الأساسية CCI-P هي الواجهة القياسية التي تستخدمها وحدات AFU للتواصل مع المضيف.
CL خط الكاش خط ذاكرة التخزين المؤقت 64 بايت
DFH رأس ميزة الجهاز ينشئ قائمة مرتبطة برؤوس الميزات لتوفير طريقة قابلة للتوسيع لإضافة الميزات.
فيم مدير واجهة FPGA تحتوي أجهزة FPGA على وحدة واجهة FPGA (FIU) والواجهات الخارجية للذاكرة والشبكات وما إلى ذلك.

تتفاعل وظيفة التسريع (AF) مع FIM في وقت التشغيل.
جامعة فلوريدا الدولية وحدة واجهة FPGA FIU عبارة عن طبقة واجهة منصة تعمل كجسر بين واجهات النظام الأساسي مثل PCIe* وUPI وواجهات جانب AFU مثل CCI-P.
تابع…

شركة إنتل. كل الحقوق محفوظة. تعد Intel وشعار Intel وعلامات Intel الأخرى علامات تجارية لشركة Intel Corporation أو الشركات التابعة لها. تضمن Intel أداء منتجات FPGA وأشباه الموصلات وفقًا للمواصفات الحالية وفقًا لضمان Intel القياسي ، ولكنها تحتفظ بالحق في إجراء تغييرات على أي منتجات وخدمات في أي وقت دون إشعار. لا تتحمل Intel أي مسؤولية أو التزام ناشئ عن التطبيق أو استخدام أي معلومات أو منتج أو خدمة موصوفة هنا باستثناء ما تم الاتفاق عليه صراحةً كتابةً من قبل Intel. يُنصح عملاء Intel بالحصول على أحدث إصدار من مواصفات الجهاز قبل الاعتماد على أي معلومات منشورة وقبل تقديم طلبات المنتجات أو الخدمات. * قد تكون الأسماء والعلامات التجارية الأخرى مملوكة لآخرين.

الاختصارات توسع وصف
صندوق التقاعد مصنع خصائص الذاكرة MPF عبارة عن كتلة بناء أساسية (BBB) ​​يمكن لوحدات AFU استخدامها لتوفير عمليات تشكيل حركة مرور CCI-P للمعاملات مع وحدة الاستخبارات المالية.
رسالة رسالة الرسالة - إشعار التحكم
إن إل بي الاسترجاع الأصلي يقوم NLB بالقراءة والكتابة إلى رابط CCI-P لاختبار الاتصال والإنتاجية.
RdLine_I سطر القراءة غير صالح طلب قراءة الذاكرة، مع تعيين تلميح ذاكرة التخزين المؤقت FPGA على غير صالح. لم يتم تخزين الخط مؤقتًا في FPGA، ولكنه قد يتسبب في تلوث ذاكرة التخزين المؤقت FPGA.

ملحوظة: المخبأ tag يتتبع حالة الطلب لجميع الطلبات المعلقة على Intel Ultra Path Interconnect (Intel UPI).

ولذلك، على الرغم من وضع علامة على RdLine_I غير صالحة عند الانتهاء، إلا أنه يستهلك ذاكرة التخزين المؤقت tag مؤقتًا لتتبع حالة الطلب عبر UPI. قد يؤدي هذا الإجراء إلى إخلاء خط التخزين المؤقت، مما يؤدي إلى تلوث ذاكرة التخزين المؤقت. المتقدمtagالسبب الرئيسي لاستخدام RdLine_I هو أنه لا يتم تعقبه بواسطة دليل وحدة المعالجة المركزية؛ وبالتالي يمنع التطفل من وحدة المعالجة المركزية.
ردلاين-S قراءة الخط المشترك طلب قراءة الذاكرة مع تعيين تلميح ذاكرة التخزين المؤقت FPGA على مشترك. جرت محاولة للاحتفاظ به في ذاكرة التخزين المؤقت FPGA في حالة مشتركة.
WrLine_I كتابة السطر غير صالح طلب كتابة الذاكرة، مع تعيين تلميح ذاكرة التخزين المؤقت FPGA على غير صالح. تقوم وحدة الاستخبارات المالية بكتابة البيانات دون أي نية للاحتفاظ بالبيانات في ذاكرة التخزين المؤقت FPGA.
WrLine_M كتابة الخط المعدل طلب كتابة الذاكرة، مع تعيين تلميح ذاكرة التخزين المؤقت FPGA على "معدل". تقوم وحدة الاستخبارات المالية بكتابة البيانات وتركها في ذاكرة التخزين المؤقت FPGA في حالة معدلة.

معجم التسارع
الجدول 3. مجموعة تسريع وحدة المعالجة المركزية Intel Xeon® مع مسرد FPGAs

شرط اختصار وصف
Intel Acceleration Stack لوحدة المعالجة المركزية Intel Xeon® مع FPGAs مكدس التسريع مجموعة من البرامج والبرامج الثابتة والأدوات التي توفر اتصالاً محسّنًا للأداء بين Intel FPGA ومعالج Intel Xeon.
بطاقة تسريع قابلة للبرمجة Intel FPGA (Intel FPGA PAC) إنتل FPGA PAC بطاقة تسريع PCIe FPGA. يحتوي على مدير واجهة FPGA (FIM) الذي يقترن بمعالج Intel Xeon عبر ناقل PCIe.

الوحدة الوظيفية لمسرع الاسترجاع الأصلي (AFU)

الاسترجاع الأصلي (NLB) AFU انتهىview

  • NLB قampتشتمل وحدات AFU على مجموعة من Verilog وSystem Verilog fileلاختبار قراءة وكتابة الذاكرة، وعرض النطاق الترددي، وزمن الوصول.
  • تتضمن هذه الحزمة ثلاث وحدات AFU يمكنك إنشاؤها من نفس مصدر RTL. يقوم تكوين كود مصدر RTL الخاص بك بإنشاء وحدات AFU هذه.

NLB Sampوظيفة المسرع (AF)
$OPAE_PLATFORM_ROOT/hw/sampيخزن دليل les التعليمات البرمجية المصدر لـ NLB s التاليةampوحدات AFU:

  • nlb_mode_0
  • nlb_mode_0_stp
  • nlb_mode_3

ملحوظة: $DCP_LOC/hw/sampيخزن الدليل les ملف NLB sampالكود المصدري لـ AFUs لحزمة الإصدار 1.0.

لفهم NLB sampإذا كانت بنية كود مصدر AFU وكيفية إنشائها، راجع أحد أدلة البدء السريع التالية (اعتمادًا على Intel FPGA PAC الذي تستخدمه):

  • إذا كنت تستخدم Intel PAC مع Intel Arria® 10 GX FPGA، فارجع إلى بطاقة IntelProgrammable Acceleration Card مع Intel Arria 10 GX FPGA.
  • إذا كنت تستخدم Intel FPGA PAC D5005، فارجع إلى دليل البدء السريع لـ Intel Acceleration Stack لبطاقة Intel FPGA القابلة للبرمجة D5005.

توفر حزمة الإصدار العناصر الثلاثة التاليةampلو AFs:

  • وضع NLB 0 AF: يتطلب الأداة المساعدة hello_fpga أو fpgadiag لإجراء اختبار lpbk1.
  • وضع NLB 3 AF: يتطلب الأداة المساعدة fpgadiag لإجراء اختبارات trupt والقراءة والكتابة.
  • وضع NLB 0 stp AF: يتطلب الأداة المساعدة hello_fpga أو fpgadiag لإجراء اختبار lpbak1.
    ملحوظة: إن nlb_mode_0_stp هو نفس AFU مثل nlb_mode_0 ولكن مع تمكين ميزة تصحيح أخطاء Signal Tap.
    تساعد الأدوات المساعدة fpgadiag وhello_fpga التركيز البؤري التلقائي المناسب في تشخيص أجهزة FPGA واختبارها وإعداد التقارير عنها.

شركة إنتل. كل الحقوق محفوظة. تعد Intel وشعار Intel وعلامات Intel الأخرى علامات تجارية لشركة Intel Corporation أو الشركات التابعة لها. تضمن Intel أداء منتجات FPGA وأشباه الموصلات وفقًا للمواصفات الحالية وفقًا لضمان Intel القياسي ، ولكنها تحتفظ بالحق في إجراء تغييرات على أي منتجات وخدمات في أي وقت دون إشعار. لا تتحمل Intel أي مسؤولية أو التزام ناشئ عن التطبيق أو استخدام أي معلومات أو منتج أو خدمة موصوفة هنا باستثناء ما تم الاتفاق عليه صراحةً كتابةً من قبل Intel. يُنصح عملاء Intel بالحصول على أحدث إصدار من مواصفات الجهاز قبل الاعتماد على أي معلومات منشورة وقبل تقديم طلبات المنتجات أو الخدمات. * قد تكون الأسماء والعلامات التجارية الأخرى مملوكة لآخرين.

الشكل 1. الاسترجاع الأصلي (nlb_lpbk.sv) غلاف المستوى الأعلى

Intel-Native-Loopback-Accelerator-Functional-Unit-(AFU)-1

الجدول 4. NLB Files

File اسم وصف
nlb_lpbk.sv غلاف المستوى الأعلى لـ NLB الذي يقوم بإنشاء مثيل للطالب والحكم.
arbiter.sv يحاكي اختبار AF.
requestor.sv يقبل الطلبات من المحكم وينسق الطلبات وفقًا لمواصفات CCI-P. كما تنفذ التحكم في التدفق.
nlb_csr.sv ينفذ سجلات التحكم والحالة (CSR) للقراءة/الكتابة 64 بت. تدعم السجلات القراءة والكتابة 32 بت و64 بت.
nlb_gram_sdp.sv ينفذ ذاكرة الوصول العشوائي العامة ذات المنفذ المزدوج مع منفذ كتابة واحد ومنفذ قراءة واحد.

NLB هو تطبيق مرجعي لـ AFU متوافق مع Intel Acceleration Stack لوحدة المعالجة المركزية Intel Xeon مع الدليل المرجعي لواجهة ذاكرة التخزين المؤقت الأساسية (CCI-P) الخاصة بـ FPGA. تتمثل الوظيفة الأساسية لـ NLB في التحقق من صحة اتصال المضيف باستخدام أنماط مختلفة للوصول إلى الذاكرة. يقيس NLB أيضًا عرض النطاق الترددي وزمن الوصول للقراءة/الكتابة. يحتوي اختبار النطاق الترددي على الخيارات التالية:

  • قراءة 100٪
  • الكتابة 100%
  • 50% يقرأ و50% يكتب

معلومات ذات صلة

  • دليل البدء السريع لـ Intel Acceleration Stack لبطاقة تسريع Intel القابلة للبرمجة مع Arria 10 GX FPGA
  • حزمة التسريع لوحدة المعالجة المركزية Intel Xeon مع الدليل المرجعي لواجهة ذاكرة التخزين المؤقت الأساسية FPGA (CCI-P)
  • دليل البدء السريع لـ Intel Acceleration Stack لبطاقة تسريع Intel FPGA القابلة للبرمجة D5005

التحكم في الاسترجاع الأصلي وأوصاف تسجيل الحالة
الجدول 5. أسماء المسؤولية الاجتماعية للشركات وعناوينها وأوصافها

 عنوان البايت (OPAE) كلمة العنوان (CCI-P)  وصول  اسم  عرض  وصف
0×0000 0×0000 RO DFH 64 رأس ميزة جهاز التركيز البؤري التلقائي.
0×0008 0×0002 RO AFU_ID_L 64 معرف التركيز البؤري التلقائي منخفض.
0×0010 0×0004 RO AFU_ID_H 64 معرف التركيز البؤري التلقائي مرتفع.
0×0018 0×0006 رسفد CSR_DFH_RSVD0 64 حجز إلزامي 0.
0×0020 0×0008 RO CSR_DFH_RSVD1 64 حجز إلزامي 1.
0×0100 0×0040 RW CSR_SCRATCHPAD0 64 سجل المسودة 0.
0×0108 0×0042 RW CSR_SCRATCHPAD1 64 سجل المسودة 2.
0×0110 0×0044 RW CSR_AFU_DSM_BASE إل 32 انخفاض 32 بت من العنوان الأساسي AF DSM. البتات الستة السفلية هي 6×4 لأن العنوان محاذٍ لحجم خط ذاكرة التخزين المؤقت البالغ 00 بايت.
0×0114 0×0045 RW CSR_AFU_DSM_BASE ح 32 32 بت العلوي من العنوان الأساسي AF DSM.
0×0120 0×0048 RW CSR_SRC_ADDR 64 بدء العنوان الفعلي للمخزن المؤقت المصدر. جميع طلبات القراءة تستهدف هذه المنطقة.
0×0128 0 × 004 أمبير RW CSR_DST_ADDR 64 بدء العنوان الفعلي للمخزن المؤقت للوجهة. تستهدف كافة طلبات الكتابة هذه المنطقة
0×0130 0x004C RW CSR_NUM_LINES 32 عدد خطوط ذاكرة التخزين المؤقت.
0×0138 0x004E RW CSR_CTL 32 يتحكم في تدفق الاختبار، والبدء، والتوقف، وفرض الإكمال.
0×0140 0×0050 RW CSR_CFG 32 تكوين معلمات الاختبار.
0×0148 0×0052 RW CSR_INACT_THRESH 32 حد عتبة الخمول.
0×0150 0×0054 RW CSR_INTERRUPT0 32 يخصص SW معرف Interrupt APIC وVector للجهاز.
خريطة إزاحة DSM
0×0040 0×0010 RO DSM_STATUS 32 حالة الاختبار وتسجيل الأخطاء.

الجدول 6. حقول بت CSR مع Exampليه
يسرد هذا الجدول حقول بت CSR التي تعتمد على قيمة CSR_NUM_LINES، . في السابقampلو أدناه = 14.

اسم حقل بت وصول وصف
CSR_SRC_ADDR [63:] RW يشير العنوان المحاذي 2^(N+6) ميجابايت إلى بداية المخزن المؤقت للقراءة.
[-1:0] RW 0x0.
CSR_DST_ADDR [63:] RW يشير العنوان المحاذي 2^(N+6) ميجابايت إلى بداية المخزن المؤقت للكتابة.
[-1:0] RW 0x0.
CSR_NUM_LINES [31:] RW 0x0.
تابع…
اسم حقل بت وصول وصف
  [-1:0] RW عدد خطوط ذاكرة التخزين المؤقت للقراءة أو الكتابة. قد تكون هذه العتبة مختلفة لكل اختبار AF.

ملحوظة: تأكد من أن المخازن المؤقتة للمصدر والوجهة كبيرة بما يكفي لاستيعاب خطوط ذاكرة التخزين المؤقت.

يجب أن يكون CSR_NUM_LINES أقل من أو يساوي .
بالنسبة للقيم التالية، افترض =14. بعد ذلك، يقبل CSR_SRC_ADDR وCSR_DST_ADDR 2^20 (0x100000).
CSR_SRC_ADDR [31:14] RW عنوان تمت محاذاته بحجم 1 ميجابايت.
[13:0] RW 0x0.
CSR_DST_ADDR [31:14] RW عنوان تمت محاذاته بحجم 1 ميجابايت.
[13:0] RW 0x0.
CSR_NUM_LINES [31:14] RW 0x0.
[13:0] RW عدد خطوط ذاكرة التخزين المؤقت للقراءة أو الكتابة. قد تكون هذه العتبة مختلفة لكل اختبار AF.

ملحوظة: تأكد من أن المخازن المؤقتة للمصدر والوجهة كبيرة بما يكفي لاستيعاب خطوط ذاكرة التخزين المؤقت.

الجدول 7. حقول بت CSR الإضافية

اسم حقل بت وصول وصف
CSR_CTL [31:3] RW محجوز.
[2] RW الانتهاء من اختبار القوة. يكتب إشارة إكمال الاختبار وعدادات الأداء الأخرى إلى csr_stat. بعد فرض إكمال الاختبار، تكون حالة الأجهزة مطابقة لإكمال الاختبار غير القسري.
[1] RW يبدأ تنفيذ الاختبار.
[0] RW إعادة ضبط الاختبار المنخفض النشط. عندما تكون منخفضة، تتغير جميع معلمات التكوين إلى قيمها الافتراضية.
CSR_CFG [29] RW cr_interrupt_testmode يختبر المقاطعات. يولد مقاطعة في نهاية كل اختبار.
  [28] RW يرسل cr_interrupt_on_error مقاطعة عند حدوث خطأ
      كشف.
  [27:20] RW يقوم cr_test_cfg بتكوين سلوك كل وضع اختبار.
  [13:12] RW cr_chsel يختار القناة الافتراضية.
  [10:9] RW يقوم cr_rdsel بتكوين نوع طلب القراءة. الترميزات لها
      القيم الصالحة التالية:
      • 1'b00: RdLine_S
      • 2'b01: RdLine_I
      • 2'b11: الوضع المختلط
  [8] RW يتيح cr_delay_en إدراج تأخير عشوائي بين الطلبات.
  [6:5] RW تكوين وضع الاختبار، cr_multiCL-len. القيم الصالحة هي 0,1،3، وXNUMX.
  [4:2] RW cr_mode، يقوم بتكوين وضع الاختبار. القيم التالية صالحة:
      • 3'b000: LPBK1
      • 3'b001: اقرأ
      • 3'b010: اكتب
      • 3'b011: TRPUT
تابع…
اسم حقل بت وصول وصف
      لمزيد من المعلومات حول وضع الاختبار، راجع أوضاع الاختبار الموضوع أدناه.
[1] RW c_cont يحدد تمديد الاختبار أو إنهاء الاختبار.

• عند 1'b0، ينتهي الاختبار. يقوم بتحديث حالة CSR عندما

تم الوصول إلى عدد CSR_NUM_LINES.

• عند 1'b1، ينتقل الاختبار إلى عنوان البداية بعد أن يصل إلى عدد CSR_NUM_LINES. في وضع التمرير، ينتهي الاختبار فقط عند حدوث خطأ.
[0] RW يقوم cr_wrthru_en بالتبديل بين أنواع الطلبات WrLine_I وWrline_M.

• 1'b0: WrLine_M

• 1'b1: WrLine_I
CSR_INACT_THRESHOLD [31:0] RW حد عتبة الخمول. يكتشف مدة الأكشاك أثناء التشغيل التجريبي. يحسب عدد دورات الخمول المتتالية. إذا كان عدد الخمول

> CSR_INACT_THRESHOLD، لم يتم إرسال أي طلبات أو استجابات

تم استلامها، وتم ضبط إشارة inact_timeout. تؤدي كتابة 1 إلى CSR_CTL[1] إلى تنشيط هذا العداد.
CSR_INTERRUPT0 [23:16] RW رقم متجه المقاطعة للجهاز.
[15:0] RW apic_id هو APIC OD للجهاز.
DSM_STATUS [511:256] RO خطأ في وضع اختبار نموذج التفريغ.
[255:224] RO نهاية النفقات العامة.
[223:192] RO البدء في النفقات العامة.
[191:160] RO عدد الكتابات.
[159:128] RO عدد القراءات.
[127:64] RO عدد الساعات.
[63:32] RO سجل أخطاء الاختبار.
[31:16] RO قارن وتبادل عداد النجاح.
[15:1] RO معرف فريد لكل حالة كتابة DSM.
[0] RO علامة اكتمال الاختبار.

أوضاع الاختبار
يقوم CSR_CFG[4:2] بتكوين وضع الاختبار. تتوفر الاختبارات الأربعة التالية:

  • LPBK1: هذا هو اختبار نسخة الذاكرة. يقوم AF بنسخ CSR_NUM_LINES من المخزن المؤقت المصدر إلى المخزن المؤقت للوجهة. عند اكتمال الاختبار، يقوم البرنامج بمقارنة المخازن المؤقتة للمصدر والوجهة.
  • يقرأ: يشدد هذا الاختبار على مسار القراءة ويقيس النطاق الترددي للقراءة أو زمن الوصول. يقرأ AF CSR_NUM_LINES بدءًا من CSR_SRC_ADDR. هذا مجرد اختبار للنطاق الترددي أو الكمون. ولا يتحقق من قراءة البيانات.
  • يكتب: يشدد هذا الاختبار على مسار الكتابة ويقيس النطاق الترددي للكتابة أو زمن الوصول. يقرأ AF CSR_NUM_LINES بدءًا من CSR_SRC_ADDR. هذا مجرد اختبار للنطاق الترددي أو الكمون. ولا يتحقق من البيانات المكتوبة.
  • تروبوت: يجمع هذا الاختبار بين القراءة والكتابة. يقرأ CSR_NUM_LINES بدءًا من موقع CSR_SRC_ADDR ويكتب CSR_NUM_LINES إلى CSR_SRC_ADDR. كما أنه يقيس عرض النطاق الترددي للقراءة والكتابة. هذا الاختبار لا يتحقق من البيانات. القراءات والكتابة ليس لها تبعيات

يوضح الجدول التالي ترميزات CSR_CFG للاختبارات الأربعة. يحدد هذا الجدول وCSR_NUM_LINES، =14. يمكنك تغيير عدد خطوط ذاكرة التخزين المؤقت عن طريق تحديث سجل CSR_NUM_LINES.

الجدول 8. أوضاع الاختبار

تشخيصات FPGA: fpgadiag
تتضمن الأداة المساعدة fpgadiag عدة اختبارات لتشخيص أجهزة FPGA واختبارها وإعداد التقارير عنها. استخدم الأداة المساعدة fpgadiag لتشغيل كافة أوضاع الاختبار. لمزيد من المعلومات حول استخدام الأداة المساعدة fpgadiag، راجع قسم fpgadiag في دليل أدوات محرك التسريع المفتوح القابل للبرمجة (OPAE).

NLB Mode0 Hello_FPGA اختبار التدفق

  1. يقوم البرنامج بتهيئة ذاكرة حالة الجهاز (DSM) إلى الصفر.
  2. يكتب البرنامج عنوان DSM BASE إلى AFU. كتابة المسؤولية الاجتماعية للشركات (DSM_BASE_H)، كتابة CSR (DSM_BASE_L)
  3. يقوم البرنامج بإعداد المخزن المؤقت لذاكرة المصدر والوجهة. هذا التحضير هو اختبار محدد.
  4. يكتب البرنامج CSR_CTL[2:0]= 0x1. تقوم عملية الكتابة هذه بإخراج الاختبار من إعادة التعيين إلى وضع التكوين. لا يمكن متابعة التكوين إلا عندما يكون CSR_CTL[0]=1 & CSR_CTL[1]=1.
  5. يقوم البرنامج بتكوين معلمات الاختبار، مثل src، وdestaddress، وcsr_cfg، وخطوط num، وما إلى ذلك.
  6. يكتب CSR للبرنامج CSR_CTL[2:0]= 0x3. يبدأ التركيز البؤري التلقائي في تنفيذ الاختبار.
  7. الانتهاء من الاختبار:
    • يكتمل الجهاز عند اكتمال الاختبار أو اكتشاف خطأ. عند الانتهاء، يقوم AF بالجهاز بتحديث DSM_STATUS. يستقصي البرنامج DSM_STATUS[31:0]==1 لاكتشاف اكتمال الاختبار.
    • يمكن للبرنامج فرض إكمال الاختبار عن طريق كتابة CSR يكتب CSR_CTL[2:0]=0x7. تحديثات AF للأجهزة DSM_STATUS.

محفوظات مراجعة المستند لدليل مستخدم الوحدة الوظيفية لمسرع الاسترجاع الأصلي (AFU).

نسخة الوثيقة تسريع إنتل نسخة المكدس التغييرات
 2019.08.05 2.0 (مدعوم مع إنتل

إصدار Quartus Prime Pro

18.1.2) و1.2 (مدعوم بـ

إصدار إنتل كوارتوس برايم برو 17.1.1)

 تمت إضافة دعم لمنصة Intel FPGA PAC D5005 في الإصدار الحالي.
 2018.12.04 1.2 (مدعوم مع إنتل

إصدار Quartus® Prime Pro 17.1.1)

 الافراج عن صيانة.
  2018.08.06 1.1 (مدعوم مع إنتل

إصدار Quartus Prime Pro

17.1.1) و1.0 (مدعوم بـ

إصدار إنتل كوارتوس برايم برو 17.0.0)

 تم تحديث موقع الكود المصدري لـ NLB sampلو AFU في NLB Sampوظيفة المسرع (AF) قسم.
 2018.04.11 1.0 (مدعوم مع إنتل

إصدار كوارتوس برايم برو 17.0.0)

 الإصدار الأولي.

شركة إنتل. كل الحقوق محفوظة. تعد Intel وشعار Intel وعلامات Intel الأخرى علامات تجارية لشركة Intel Corporation أو الشركات التابعة لها. تضمن Intel أداء منتجات FPGA وأشباه الموصلات وفقًا للمواصفات الحالية وفقًا لضمان Intel القياسي ، ولكنها تحتفظ بالحق في إجراء تغييرات على أي منتجات وخدمات في أي وقت دون إشعار. لا تتحمل Intel أي مسؤولية أو التزام ناشئ عن التطبيق أو استخدام أي معلومات أو منتج أو خدمة موصوفة هنا باستثناء ما تم الاتفاق عليه صراحةً كتابةً من قبل Intel. يُنصح عملاء Intel بالحصول على أحدث إصدار من مواصفات الجهاز قبل الاعتماد على أي معلومات منشورة وقبل تقديم طلبات المنتجات أو الخدمات. * قد تكون الأسماء والعلامات التجارية الأخرى مملوكة لآخرين.

المستندات / الموارد

الوحدة الوظيفية لتسريع الاسترجاع الأصلي من Intel (AFU) [بي دي اف] دليل المستخدم
وحدة وظيفية لتسريع الحلقة الراجعة الأصلية AFU، حلقة راجعة أصلية، وحدة وظيفية لتسريع الحلقة الراجعة الأصلية AFU، وحدة وظيفية AFU

مراجع

منشورات ذات صلة

اترك تعليقا

لن يتم نشر عنوان بريدك الإلكتروني. تم وضع علامة على الحقول المطلوبة *