ઇન્ટેલ નેટિવ લૂપબેક એક્સિલરેટર ફંક્શનલ યુનિટ (AFU) વપરાશકર્તા માર્ગદર્શિકા

સામગ્રી છુપાવો

1 ઇન્ટેલ નેટિવ લૂપબેક એક્સિલરેટર ફંક્શનલ યુનિટ (AFU)

2 આ દસ્તાવેજ વિશે

3 નેટિવ લૂપબેક એક્સિલરેટર ફંક્શનલ યુનિટ (AFU)

4 નેટિવ લૂપબેક એક્સિલરેટર ફંક્શનલ યુનિટ (AFU) વપરાશકર્તા માર્ગદર્શિકા માટે દસ્તાવેજ પુનરાવર્તન ઇતિહાસ

5 દસ્તાવેજો / સંસાધનો

5.1 સંદર્ભો

6 સંબંધિત પોસ્ટ્સ

ઇન્ટેલ નેટિવ લૂપબેક એક્સિલરેટર ફંક્શનલ યુનિટ (AFU)

આ દસ્તાવેજ વિશે

સંમેલનો
કોષ્ટક 1. દસ્તાવેજ સંમેલનો

સંમેલન	વર્ણન
#	આદેશની આગળ આવે છે જે સૂચવે છે કે આદેશ રૂટ તરીકે દાખલ કરવાનો છે.
$	સૂચવે છે કે આદેશ વપરાશકર્તા તરીકે દાખલ કરવાનો છે.
આ ફોન્ટ	Fileનામો, આદેશો અને કીવર્ડ આ ફોન્ટમાં છાપવામાં આવે છે. આ ફોન્ટમાં લાંબી કમાન્ડ લાઇન પ્રિન્ટ થાય છે. જો કે લાંબી કમાન્ડ લાઈનો આગલી લાઈનમાં લપેટાઈ શકે છે, રીટર્ન એ આદેશનો ભાગ નથી; એન્ટર દબાવશો નહીં.
	પ્લેસહોલ્ડર ટેક્સ્ટ સૂચવે છે કે જે કોણ કૌંસ વચ્ચે દેખાય છે તે યોગ્ય મૂલ્ય સાથે બદલવું આવશ્યક છે. કોણ કૌંસ દાખલ કરશો નહીં.

સંક્ષિપ્ત શબ્દો
કોષ્ટક 2. સંક્ષિપ્ત શબ્દો

સંક્ષિપ્ત શબ્દો	વિસ્તરણ	વર્ણન
AF	પ્રવેગક કાર્ય	સંકલિત હાર્ડવેર એક્સિલરેટર ઇમેજ FPGA લોજિકમાં અમલમાં છે જે એપ્લિકેશનને વેગ આપે છે.
એએફયુ	પ્રવેગક કાર્યાત્મક એકમ	FPGA લોજિકમાં અમલમાં આવેલ હાર્ડવેર એક્સિલરેટર જે કામગીરીને સુધારવા માટે CPU માંથી એપ્લિકેશન માટે કોમ્પ્યુટેશનલ ઑપરેશન ઑફલોડ કરે છે.
API	એપ્લિકેશન પ્રોગ્રામિંગ ઈન્ટરફેસ	સૉફ્ટવેર ઍપ્લિકેશનો બનાવવા માટે સબરૂટિન વ્યાખ્યાઓ, પ્રોટોકોલ્સ અને સાધનોનો સમૂહ.
ASE	AFU સિમ્યુલેશન પર્યાવરણ	સહ-સિમ્યુલેશન પર્યાવરણ કે જે તમને સિમ્યુલેશન પર્યાવરણમાં સમાન હોસ્ટ એપ્લિકેશન અને AF નો ઉપયોગ કરવાની મંજૂરી આપે છે. ASE એ FPGAs માટે Intel® Acceleration Stack નો ભાગ છે.
સીસીઆઈ-પી	કોર કેશ ઈન્ટરફેસ	CCI-P એ પ્રમાણભૂત ઇન્ટરફેસ છે જે AFU નો ઉપયોગ હોસ્ટ સાથે વાતચીત કરવા માટે કરે છે.
CL	કેશ લાઇન	64-બાઇટ કેશ લાઇન
ડીએફએચ	ઉપકરણ લક્ષણ હેડર	સુવિધાઓ ઉમેરવાની એક્સ્ટેન્સિબલ રીત પ્રદાન કરવા માટે ફીચર હેડરોની લિંક કરેલી સૂચિ બનાવે છે.
FIM	FPGA ઈન્ટરફેસ મેનેજર	FPGA હાર્ડવેર જેમાં FPGA ઈન્ટરફેસ યુનિટ (FIU) અને મેમરી, નેટવર્કીંગ વગેરે માટે બાહ્ય ઈન્ટરફેસ છે. એક્સિલરેટર ફંક્શન (AF) રન ટાઇમ પર FIM સાથે ઇન્ટરફેસ કરે છે.
FIU	FPGA ઈન્ટરફેસ યુનિટ	FIU એ પ્લેટફોર્મ ઈન્ટરફેસ લેયર છે જે PCIe*, UPI અને AFU-સાઇડ ઈન્ટરફેસ જેમ કે CCI-P જેવા પ્લેટફોર્મ ઈન્ટરફેસ વચ્ચે પુલનું કામ કરે છે.
*ચાલુ રાખ્યું…*

ઇન્ટેલ કોર્પોરેશન. બધા હકો અમારી પાસે રાખેલા છે. ઇન્ટેલ, ઇન્ટેલ લોગો અને અન્ય ઇન્ટેલ ચિહ્નો ઇન્ટેલ કોર્પોરેશન અથવા તેની પેટાકંપનીઓના ટ્રેડમાર્ક છે. ઇન્ટેલ તેના FPGA અને સેમિકન્ડક્ટર ઉત્પાદનોના પ્રદર્શનને ઇન્ટેલની માનક વોરંટી અનુસાર વર્તમાન સ્પષ્ટીકરણો માટે વોરંટી આપે છે, પરંતુ સૂચના વિના કોઈપણ સમયે કોઈપણ ઉત્પાદનો અને સેવાઓમાં ફેરફાર કરવાનો અધિકાર અનામત રાખે છે. Intel દ્વારા લેખિતમાં સ્પષ્ટપણે સંમત થયા સિવાય અહીં વર્ણવેલ કોઈપણ માહિતી, ઉત્પાદન અથવા સેવાના એપ્લિકેશન અથવા ઉપયોગથી ઉદ્ભવતી કોઈ જવાબદારી અથવા જવાબદારી સ્વીકારતી નથી. ઇન્ટેલ ગ્રાહકોને સલાહ આપવામાં આવે છે કે તેઓ કોઈપણ પ્રકાશિત માહિતી પર આધાર રાખતા પહેલા અને ઉત્પાદનો અથવા સેવાઓ માટે ઓર્ડર આપતા પહેલા ઉપકરણ વિશિષ્ટતાઓનું નવીનતમ સંસ્કરણ પ્રાપ્ત કરે. *અન્ય નામો અને બ્રાન્ડનો દાવો અન્યની મિલકત તરીકે થઈ શકે છે.

સંક્ષિપ્ત શબ્દો	વિસ્તરણ	વર્ણન
એમપીએફ	મેમરી પ્રોપર્ટીઝ ફેક્ટરી	MPF એ બેઝિક બિલ્ડીંગ બ્લોક (BBB) છે જેનો ઉપયોગ AFU FIU સાથેના વ્યવહારો માટે CCI-P ટ્રાફિકને આકાર આપવાની કામગીરી પૂરી પાડવા માટે કરી શકે છે.
સંદેશ	સંદેશ	સંદેશ - એક નિયંત્રણ સૂચના
NLB	મૂળ લૂપબેક	NLB કનેક્ટિવિટી અને થ્રુપુટ ચકાસવા માટે CCI-P લિંક પર વાંચન અને લેખન કરે છે.
RdLine_I	વાંચો લાઇન અમાન્ય	FPGA કેશ સંકેત અમાન્ય પર સેટ સાથે મેમરી વાંચવાની વિનંતી. લાઇન FPGA માં કેશ થયેલ નથી, પરંતુ FPGA કેશ પ્રદૂષણનું કારણ બની શકે છે. નોંધ: કેશ tag Intel Ultra Path Interconnect (Intel UPI) પર બાકી રહેલી તમામ વિનંતીઓ માટે વિનંતી સ્થિતિને ટ્રૅક કરે છે. તેથી, RdLine_I પૂર્ણ થવા પર અમાન્ય તરીકે ચિહ્નિત થયેલ હોવા છતાં, તે કેશનો ઉપયોગ કરે છે tag UPI પર વિનંતીની સ્થિતિને અસ્થાયી રૂપે ટ્રૅક કરવા માટે. આ ક્રિયા કેશ લાઇનને બહાર કાઢવામાં પરિણમી શકે છે, જેના પરિણામે કેશ પ્રદૂષણ થાય છે. એડવાનtagRdLine_I નો ઉપયોગ એ છે કે તે CPU ડિરેક્ટરી દ્વારા ટ્રેક કરવામાં આવતો નથી; આમ તે CPU માંથી સ્નૂપિંગ અટકાવે છે.
RdLine-S	શેર કરેલી લાઈન વાંચો	FPGA કેશ સંકેત સાથે મેમરી વાંચવાની વિનંતી શેર કરવા માટે સેટ કરી છે. તેને FPGA કેશમાં વહેંચાયેલ સ્થિતિમાં રાખવાનો પ્રયાસ કરવામાં આવે છે.
WrLine_I	લાઇન અમાન્ય લખો	FPGA કેશ સંકેત સાથે, મેમરી લખવાની વિનંતી અમાન્ય પર સેટ છે. FIU ડેટાને FPGA કેશમાં રાખવાના કોઈ ઈરાદા સાથે ડેટા લખે છે.
WrLine_M	લાઇન સંશોધિત લખો	સંશોધિત પર સેટ કરેલ FPGA કેશ સંકેત સાથે, મેમરી લખવાની વિનંતી. FIU ડેટા લખે છે અને તેને FPGA કેશમાં સંશોધિત સ્થિતિમાં છોડી દે છે.

પ્રવેગક શબ્દાવલિ
કોષ્ટક 3. FPGAs ગ્લોસરી સાથે Intel Xeon® CPU માટે પ્રવેગક સ્ટેક

મુદત	સંક્ષેપ	વર્ણન
FPGAs સાથે Intel Xeon® CPU માટે ઇન્ટેલ એક્સિલરેશન સ્ટેક	પ્રવેગક સ્ટેક	સોફ્ટવેર, ફર્મવેર અને ટૂલ્સનો સંગ્રહ જે Intel FPGA અને Intel Xeon પ્રોસેસર વચ્ચે પ્રદર્શન-ઑપ્ટિમાઇઝ કનેક્ટિવિટી પ્રદાન કરે છે.
Intel FPGA પ્રોગ્રામેબલ એક્સિલરેશન કાર્ડ (Intel FPGA PAC)	ઇન્ટેલ FPGA PAC	PCIe FPGA એક્સિલરેટર કાર્ડ. એક FPGA ઈન્ટરફેસ મેનેજર (FIM) ધરાવે છે જે PCIe બસ પર Intel Xeon પ્રોસેસર સાથે જોડાય છે.

નેટિવ લૂપબેક એક્સિલરેટર ફંક્શનલ યુનિટ (AFU)

નેટિવ લૂપબેક (NLB) AFU ઓવરview

એનએલબી એસample AFUsમાં વેરીલોગ અને સિસ્ટમ વેરીલોગનો સમૂહ હોય છે files મેમરી રીડ અને રાઇટ, બેન્ડવિડ્થ અને લેટન્સી ચકાસવા માટે.

આ પેકેજમાં ત્રણ AFU નો સમાવેશ થાય છે જે તમે સમાન RTL સ્ત્રોતમાંથી બનાવી શકો છો. RTL સોર્સ કોડનું તમારું કન્ફિગરેશન આ AFU બનાવે છે.

એનએલબી એસampલે એક્સિલરેટર ફંક્શન (AF)
$OPAE_PLATFORM_ROOT/hw/sampલેસ ડિરેક્ટરી નીચેના NLB માટે સ્રોત કોડ સ્ટોર કરે છેample AFUs:

nlb_mode_0
nlb_mode_0_stp
nlb_mode_3

નોંધ: $DCP_LOC/hw/sampલેસ ડિરેક્ટરી NLB s સ્ટોર કરે છેamp1.0 રિલીઝ પેકેજ માટે le AFUs સ્ત્રોત કોડ.

NLB ને સમજવા માટે sample AFU સોર્સ કોડ માળખું અને તેને કેવી રીતે બનાવવું, નીચેનામાંથી એક ક્વિક સ્ટાર્ટ માર્ગદર્શિકાનો સંદર્ભ લો (તમે કયા Intel FPGA PAC નો ઉપયોગ કરો છો તેના આધારે):

જો તમે Intel Arria® 10 GX FPGA સાથે Intel PAC નો ઉપયોગ કરી રહ્યાં છો, તો Intel Arria 10 GX FPGA સાથે IntelProgrammable Acceleration Card નો સંદર્ભ લો.
જો તમે Intel FPGA PAC D5005 નો ઉપયોગ કરી રહ્યાં છો, તો Intel FPGA પ્રોગ્રામેબલ એક્સિલરેશન કાર્ડ D5005 માટે Intel Acceleration Stack Quick Start Guide નો સંદર્ભ લો.

પ્રકાશન પેકેજ નીચેના ત્રણ s પૂરા પાડે છેample AFs:

NLB મોડ 0 AF: lpbk1 પરીક્ષણ કરવા માટે hello_fpga અથવા fpgadiag ઉપયોગિતાની જરૂર છે.
NLB મોડ 3 AF: ટ્રપ્ટ કરવા, વાંચવા અને લખવા માટે fpgadiag ઉપયોગિતાની જરૂર છે.

NLB મોડ 0 stp AF: lpbak1 પરીક્ષણ કરવા માટે hello_fpga અથવા fpgadiag ઉપયોગિતાની જરૂર છે.
નોંધ: nlb_mode_0_stp એ nlb_mode_0 જેવી જ AFU છે પરંતુ સિગ્નલ ટેપ ડીબગ સુવિધા સક્ષમ છે.
fpgadiag અને hello_fpga ઉપયોગિતાઓ યોગ્ય AF ને FPGA હાર્ડવેરનું નિદાન, પરીક્ષણ અને રિપોર્ટ કરવામાં મદદ કરે છે.

આકૃતિ 1. મૂળ લૂપબેક (nlb_lpbk.sv) ટોપ લેવલ રેપર

કોષ્ટક 4. NLB Files

File નામ	વર્ણન
nlb_lpbk.sv	NLB માટે ટોપ-લેવલ રેપર જે વિનંતીકર્તા અને લવાદને ઇન્સ્ટન્ટ કરે છે.
arbiter.sv	પરીક્ષણ AF ને ઇન્સ્ટિટ્યુટ કરે છે.
requestor.sv	આર્બિટરની વિનંતીઓ સ્વીકારે છે અને CCI-P સ્પષ્ટીકરણ અનુસાર વિનંતીઓને ફોર્મેટ કરે છે. પ્રવાહ નિયંત્રણનો પણ અમલ કરે છે.
nlb_csr.sv	64-બીટ રીડ/રાઈટ કંટ્રોલ એન્ડ સ્ટેટસ (CSR) રજીસ્ટરનો અમલ કરે છે. રજિસ્ટર 32- અને 64-બીટ રીડ અને રાઇટ બંનેને સપોર્ટ કરે છે.
nlb_gram_sdp.sv	એક રાઇટ પોર્ટ અને એક રીડ પોર્ટ સાથે સામાન્ય ડ્યુઅલ-પોર્ટ રેમનો અમલ કરે છે.

NLB એ FPGAs કોર કેશ ઇન્ટરફેસ (CCI-P) સંદર્ભ મેન્યુઅલ સાથે Intel Xeon CPU માટે ઇન્ટેલ એક્સિલરેશન સ્ટેક સાથે સુસંગત AFU નો સંદર્ભ અમલીકરણ છે. NLB નું પ્રાથમિક કાર્ય વિવિધ મેમરી એક્સેસ પેટર્નનો ઉપયોગ કરીને હોસ્ટ કનેક્ટિવિટીને માન્ય કરવાનું છે. NLB બેન્ડવિડ્થ અને રીડ/રાઇટ લેટન્સીને પણ માપે છે. બેન્ડવિડ્થ ટેસ્ટમાં નીચેના વિકલ્પો છે:

100% વાંચ્યું
100% લખો
50% વાંચે છે અને 50% લખે છે

સંબંધિત માહિતી

Arria 10 GX FPGA સાથે ઇન્ટેલ પ્રોગ્રામેબલ એક્સિલરેશન કાર્ડ માટે ઇન્ટેલ એક્સિલરેશન સ્ટેક ક્વિક સ્ટાર્ટ ગાઇડ

FPGAs કોર કેશ ઈન્ટરફેસ (CCI-P) સંદર્ભ મેન્યુઅલ સાથે Intel Xeon CPU માટે પ્રવેગક સ્ટેક
Intel FPGA પ્રોગ્રામેબલ એક્સિલરેશન કાર્ડ D5005 માટે ઇન્ટેલ એક્સિલરેશન સ્ટેક ક્વિક સ્ટાર્ટ ગાઇડ

મૂળ લૂપબેક નિયંત્રણ અને સ્થિતિ નોંધણી વર્ણનો
કોષ્ટક 5. CSR નામો, સરનામાં અને વર્ણનો

બાઈટ સરનામું (OPAE)	શબ્દ સરનામું (CCI-P)	એક્સેસ	નામ	પહોળાઈ	વર્ણન
0x0000	0x0000	RO	ડીએફએચ	64	AF ઉપકરણ લક્ષણ હેડર.
0x0008	0x0002	RO	AFU_ID_L	64	AF ID ઓછું.
0x0010	0x0004	RO	AFU_ID_H	64	AF ID ઉચ્ચ.
0x0018	0x0006	Rsvd	CSR_DFH_RSVD0	64	ફરજિયાત આરક્ષિત 0.
0x0020	0x0008	RO	CSR_DFH_RSVD1	64	ફરજિયાત આરક્ષિત 1.
0x0100	0x0040	RW	CSR_SCRATCHPAD0	64	સ્ક્રેચપેડ રજિસ્ટર 0.
0x0108	0x0042	RW	CSR_SCRATCHPAD1	64	સ્ક્રેચપેડ રજિસ્ટર 2.
0x0110	0x0044	RW	CSR_AFU_DSM_BASE એલ	32	AF DSM આધાર સરનામાના નીચલા 32-બિટ્સ. નીચલા 6 બિટ્સ 4×00 છે કારણ કે સરનામું 64-બાઇટ કેશ લાઇનના કદ સાથે સંરેખિત છે.
0x0114	0x0045	RW	CSR_AFU_DSM_BASE H	32	AF DSM આધાર સરનામાના ઉપલા 32-બિટ્સ.
0x0120	0x0048	RW	CSR_SRC_ADDR	64	સ્ત્રોત બફર માટે ભૌતિક સરનામું શરૂ કરો. બધી વાંચવાની વિનંતીઓ આ પ્રદેશને લક્ષ્ય બનાવે છે.
0x0128	0x004A	RW	CSR_DST_ADDR	64	ગંતવ્ય બફર માટે ભૌતિક સરનામું શરૂ કરો. તમામ લેખન વિનંતીઓ આ પ્રદેશને લક્ષ્ય બનાવે છે
0x0130	0x004 સી	RW	CSR_NUM_LINES	32	કેશ લાઇનની સંખ્યા.
0x0138	0x004E	RW	CSR_CTL	32	પરીક્ષણ પ્રવાહ, પ્રારંભ, બંધ, બળ પૂર્ણ થવાનું નિયંત્રણ કરે છે.
0x0140	0x0050	RW	CSR_CFG	32	પરીક્ષણ પરિમાણોને ગોઠવે છે.
0x0148	0x0052	RW	CSR_INACT_THRESH	32	નિષ્ક્રિયતા થ્રેશોલ્ડ મર્યાદા.
0x0150	0x0054	RW	CSR_INTERRUPT0	32	SW ઉપકરણને ઇન્ટરપ્ટ APIC ID અને વેક્ટર ફાળવે છે.
DSM ઑફસેટ નકશો
0x0040	0x0010	RO	DSM_STATUS	32	પરીક્ષણ સ્થિતિ અને ભૂલ નોંધણી.

કોષ્ટક 6. ભૂતપૂર્વ સાથે CSR બિટ ફીલ્ડampલેસ
આ કોષ્ટક CSR બિટ ફીલ્ડ્સની યાદી આપે છે જે CSR_NUM_LINES ના મૂલ્ય પર આધાર રાખે છે, . માજીampલે નીચે = 14.

નામ	બીટ ફીલ્ડ	એક્સેસ	વર્ણન
CSR_SRC_ADDR	[૩૧:]	RW	2^(N+6)MB સંરેખિત એડ્રેસ પોઈન્ટ રીડ બફરની શરુઆત માટે.
CSR_SRC_ADDR	[-1:0]	RW	0x0.
CSR_DST_ADDR	[૩૧:]	RW	2^(N+6)MB સંરેખિત એડ્રેસ પોઈન્ટ રાઈટ બફરની શરુઆત માટે.
CSR_DST_ADDR	[-1:0]	RW	0x0.
CSR_NUM_LINES	[૩૧:]	RW	0x0.
*ચાલુ રાખ્યું…*

નામ	બીટ ફીલ્ડ	એક્સેસ	વર્ણન
	[-1:0]	RW	વાંચવા કે લખવા માટે કેશ લાઇનની સંખ્યા. દરેક ટેસ્ટ AF માટે આ થ્રેશોલ્ડ અલગ હોઈ શકે છે. નોંધ: ખાતરી કરો કે સ્ત્રોત અને ગંતવ્ય બફર્સ સમાવવા માટે પૂરતા મોટા છે કેશ રેખાઓ. CSR_NUM_LINES તેનાથી ઓછી અથવા તેની બરાબર હોવી જોઈએ .
નીચેના મૂલ્યો માટે, ધારો =14. પછી, CSR_SRC_ADDR અને CSR_DST_ADDR 2^20 (0x100000) સ્વીકારે છે.
CSR_SRC_ADDR	[31:14]	RW	1MB સંરેખિત સરનામું.
CSR_SRC_ADDR	[13:0]	RW	0x0.
CSR_DST_ADDR	[31:14]	RW	1MB સંરેખિત સરનામું.
CSR_DST_ADDR	[13:0]	RW	0x0.
CSR_NUM_LINES	[31:14]	RW	0x0.
CSR_NUM_LINES	[13:0]	RW	વાંચવા કે લખવા માટે કેશ લાઇનની સંખ્યા. દરેક ટેસ્ટ AF માટે આ થ્રેશોલ્ડ અલગ હોઈ શકે છે. નોંધ: ખાતરી કરો કે સ્ત્રોત અને ગંતવ્ય બફર્સ સમાવવા માટે પૂરતા મોટા છે કેશ રેખાઓ.

કોષ્ટક 7. વધારાના CSR બિટ ફીલ્ડ્સ

નામ	બીટ ફીલ્ડ	એક્સેસ	વર્ણન
CSR_CTL	[31:3]	RW	આરક્ષિત.
	[2]	RW	દબાણ પરીક્ષણ પૂર્ણ. csr_stat પર પરીક્ષણ પૂર્ણતા ધ્વજ અને અન્ય પ્રદર્શન કાઉન્ટર્સ લખે છે. ફરજિયાત પરીક્ષણ પૂર્ણ કર્યા પછી, હાર્ડવેર સ્થિતિ બિન-બળજબરી પરીક્ષણ પૂર્ણતા જેવી જ છે.
	[1]	RW	પરીક્ષણ અમલ શરૂ કરે છે.
	[0]	RW	સક્રિય લો ટેસ્ટ રીસેટ. જ્યારે ઓછું હોય, ત્યારે બધા રૂપરેખાંકન પરિમાણો તેમના મૂળભૂત મૂલ્યોમાં બદલાય છે.
CSR_CFG	[29]	RW	cr_interrupt_testmode પરીક્ષણો વિક્ષેપો. દરેક પરીક્ષણના અંતે વિક્ષેપ જનરેટ કરે છે.
	[28]	RW	જ્યારે ભૂલ થાય ત્યારે cr_interrupt_on_error એ વિક્ષેપ મોકલે છે
			શોધ
	[27:20]	RW	cr_test_cfg દરેક ટેસ્ટ મોડના વર્તનને ગોઠવે છે.
	[13:12]	RW	cr_chsel વર્ચ્યુઅલ ચેનલ પસંદ કરે છે.
	[10:9]	RW	cr_rdsel વાંચવાની વિનંતીના પ્રકારને ગોઠવે છે. એન્કોડિંગ્સ પાસે છે
			નીચેના માન્ય મૂલ્યો:
			• 1'b00: RdLine_S
			• 2'b01: RdLine_I
			• 2'b11: મિશ્ર મોડ
	[8]	RW	cr_delay_en વિનંતીઓ વચ્ચે રેન્ડમ વિલંબ નિવેશને સક્ષમ કરે છે.
	[6:5]	RW	પરીક્ષણ મોડને ગોઠવે છે,cr_multiCL-len. માન્ય મૂલ્યો 0,1 અને 3 છે.
	[4:2]	RW	cr_mode, ટેસ્ટ મોડને ગોઠવે છે. નીચેના મૂલ્યો માન્ય છે:
			• 3'b000: LPBK1
			• 3'b001: વાંચો
			• 3'b010: લખો
			• 3'b011: TRPUT
*ચાલુ રાખ્યું…*

નામ	બીટ ફીલ્ડ	એક્સેસ	વર્ણન
			ટેસ્ટ મોડ વિશે વધુ માહિતી માટે, નો સંદર્ભ લો ટેસ્ટ મોડ્સ નીચેનો વિષય.
	[1]	RW	c_cont ટેસ્ટ રોલઓવર અથવા ટેસ્ટ ટર્મિનેશન પસંદ કરે છે. • જ્યારે 1'b0, ટેસ્ટ સમાપ્ત થાય છે. જ્યારે સ્થિતિ CSR અપડેટ કરે છે CSR_NUM_LINES સંખ્યા પહોંચી છે. • જ્યારે 1'b1 થાય છે, ત્યારે પરીક્ષણ CSR_NUM_LINES કાઉન્ટ સુધી પહોંચે તે પછી શરૂઆતના સરનામા પર ફેરવાય છે. રોલઓવર મોડમાં, પરીક્ષણ ફક્ત ભૂલ પર જ સમાપ્ત થાય છે.
	[0]	RW	cr_wrthru_en WrLine_I અને Wrline_M વિનંતી પ્રકારો વચ્ચે સ્વિચ કરે છે. • 1'b0: WrLine_M • 1'b1: WrLine_I
CSR_INACT_THRESHOLD	[31:0]	RW	નિષ્ક્રિયતા થ્રેશોલ્ડ મર્યાદા. ટેસ્ટ રન દરમિયાન સ્ટોલનો સમયગાળો શોધે છે. સળંગ નિષ્ક્રિય ચક્રની સંખ્યા ગણે છે. જો નિષ્ક્રિયતા ગણાય > CSR_INACT_THRESHOLD, કોઈ વિનંતીઓ મોકલવામાં આવી નથી, કોઈ પ્રતિસાદ નથી પ્રાપ્ત થયું છે, અને inact_timeout સિગ્નલ સેટ કરેલ છે. CSR_CTL[1] પર 1 લખવાથી આ કાઉન્ટર સક્રિય થાય છે.
CSR_INTERRUPT0	[23:16]	RW	ઉપકરણ માટે વિક્ષેપ વેક્ટર નંબર.
CSR_INTERRUPT0	[15:0]	RW	apic_id એ ઉપકરણ માટે APIC OD છે.
DSM_STATUS	[511:256]	RO	ભૂલ ડમ્પ ફોર્મ ટેસ્ટ મોડ.
	[255:224]	RO	ઓવરહેડ સમાપ્ત કરો.
	[223:192]	RO	ઓવરહેડ શરૂ કરો.
	[191:160]	RO	લખાણોની સંખ્યા.
	[159:128]	RO	વાંચનની સંખ્યા.
	[127:64]	RO	ઘડિયાળોની સંખ્યા.
	[63:32]	RO	પરીક્ષણ ભૂલ રજીસ્ટર.
	[31:16]	RO	સફળતા કાઉન્ટરની તુલના કરો અને વિનિમય કરો.
	[15:1]	RO	દરેક DSM સ્ટેટસ લખવા માટે અનન્ય ID.
	[0]	RO	પરીક્ષણ પૂર્ણતા ધ્વજ.

ટેસ્ટ મોડ્સ
CSR_CFG[4:2] ટેસ્ટ મોડને ગોઠવે છે. નીચેના ચાર પરીક્ષણો ઉપલબ્ધ છે:

LPBK1: આ મેમરી કોપી ટેસ્ટ છે. AF સ્ત્રોત બફરથી ગંતવ્ય બફર પર CSR_NUM_LINES ની નકલ કરે છે. પરીક્ષણ પૂર્ણ થવા પર, સોફ્ટવેર સ્ત્રોત અને ગંતવ્ય બફરની તુલના કરે છે.

વાંચો: આ પરીક્ષણ રીડ પાથ પર ભાર મૂકે છે અને રીડ બેન્ડવિડ્થ અથવા લેટન્સીને માપે છે. AF એ CSR_SRC_ADDR થી શરૂ કરીને CSR_NUM_LINES વાંચે છે. આ માત્ર બેન્ડવિડ્થ અથવા લેટન્સી ટેસ્ટ છે. તે વાંચેલા ડેટાની ચકાસણી કરતું નથી.
લખો: આ પરીક્ષણ લખવાના માર્ગ પર ભાર મૂકે છે અને લખવાની બેન્ડવિડ્થ અથવા લેટન્સીને માપે છે. AF એ CSR_SRC_ADDR થી શરૂ કરીને CSR_NUM_LINES વાંચે છે. આ માત્ર બેન્ડવિડ્થ અથવા લેટન્સી ટેસ્ટ છે. તે લખેલા ડેટાની ચકાસણી કરતું નથી.

TRPUT: આ કસોટી વાંચન અને લેખનને જોડે છે. તે CSR_SRC_ADDR સ્થાનથી શરૂ કરીને CSR_NUM_LINES વાંચે છે અને CSR_SRC_ADDR પર CSR_NUM_LINES લખે છે. તે વાંચવા અને લખવાની બેન્ડવિડ્થને પણ માપે છે. આ પરીક્ષણ ડેટાની તપાસ કરતું નથી. વાંચવા અને લખવાની કોઈ અવલંબન નથી

નીચેનું કોષ્ટક ચાર પરીક્ષણો માટે CSR_CFG એન્કોડિંગ્સ બતાવે છે. આ કોષ્ટક સેટ કરે છે અને CSR_NUM_LINES, =14. તમે CSR_NUM_LINES રજિસ્ટરને અપડેટ કરીને કેશ લાઇનની સંખ્યા બદલી શકો છો.

કોષ્ટક 8. ટેસ્ટ મોડ્સ

FPGA ડાયગ્નોસ્ટિક્સ: fpgadiag
fpgadiag ઉપયોગિતામાં FPGA હાર્ડવેરનું નિદાન કરવા, પરીક્ષણ કરવા અને રિપોર્ટ કરવા માટેના ઘણા પરીક્ષણોનો સમાવેશ થાય છે. તમામ ટેસ્ટ મોડ્સ ચલાવવા માટે fpgadiag ઉપયોગિતાનો ઉપયોગ કરો. fpgadiag ઉપયોગિતાનો ઉપયોગ કરવા વિશે વધુ માહિતી માટે, ઓપન પ્રોગ્રામેબલ એક્સિલરેશન એન્જીન (OPAE) ટૂલ્સ માર્ગદર્શિકામાં fpgadiag વિભાગનો સંદર્ભ લો.

NLB Mode0 Hello_FPGA ટેસ્ટ ફ્લો

સૉફ્ટવેર ડિવાઇસ સ્ટેટસ મેમરી (DSM) ને શૂન્ય પર શરૂ કરે છે.
સોફ્ટવેર AFU ને DSM BASE સરનામું લખે છે. CSR લખો(DSM_BASE_H), CSRWrite(DSM_BASE_L)

સોફ્ટવેર સ્ત્રોત અને ગંતવ્ય મેમરી બફર તૈયાર કરે છે. આ તૈયારી પરીક્ષણ વિશિષ્ટ છે.
સોફ્ટવેર CSR_CTL[2:0]= 0x1 લખે છે. આ લખાણ પરીક્ષણને રીસેટમાંથી બહાર અને રૂપરેખાંકન મોડમાં લાવે છે. CSR_CTL[0]=1 અને CSR_CTL[1]=1 ત્યારે જ રૂપરેખાંકન આગળ વધી શકે છે.

સૉફ્ટવેર પરીક્ષણ પરિમાણોને ગોઠવે છે, જેમ કે src, destaddress, csr_cfg, num લાઇન્સ વગેરે.
સોફ્ટવેર CSR લખે છે CSR_CTL[2:0]= 0x3. AF પરીક્ષણ અમલ શરૂ કરે છે.

પરીક્ષણ પૂર્ણ:
- જ્યારે પરીક્ષણ પૂર્ણ થાય અથવા ભૂલ શોધે ત્યારે હાર્ડવેર પૂર્ણ થાય છે. પૂર્ણ થવા પર, હાર્ડવેર AF DSM_STATUS અપડેટ કરે છે. સૉફ્ટવેર મતદાન DSM_STATUS[31:0]==1 પરીક્ષણ પૂર્ણતા શોધવા માટે.
- સૉફ્ટવેર CSR રાઇટ્સ CSR_CTL[2:0]=0x7 લખીને પરીક્ષણ પૂર્ણ કરવા દબાણ કરી શકે છે. હાર્ડવેર AF અપડેટ્સ DSM_STATUS.

નેટિવ લૂપબેક એક્સિલરેટર ફંક્શનલ યુનિટ (AFU) વપરાશકર્તા માર્ગદર્શિકા માટે દસ્તાવેજ પુનરાવર્તન ઇતિહાસ

દસ્તાવેજ સંસ્કરણ	ઇન્ટેલ પ્રવેગક સ્ટેક વર્ઝન	ફેરફારો
2019.08.05	2.0 (Intel સાથે સપોર્ટેડ ક્વાર્ટસ પ્રાઇમ પ્રો એડિશન 18.1.2) અને 1.2 (સાથે સપોર્ટેડ ઇન્ટેલ ક્વાર્ટસ પ્રાઇમ પ્રો એડિશન 17.1.1)	વર્તમાન પ્રકાશનમાં Intel FPGA PAC D5005 પ્લેટફોર્મ માટે સમર્થન ઉમેર્યું.
2018.12.04	1.2 (Intel સાથે સપોર્ટેડ Quartus® Prime Pro આવૃત્તિ 17.1.1)	જાળવણી પ્રકાશન.
2018.08.06	1.1 (Intel સાથે સપોર્ટેડ ક્વાર્ટસ પ્રાઇમ પ્રો એડિશન 17.1.1) અને 1.0 (સાથે સપોર્ટેડ ઇન્ટેલ ક્વાર્ટસ પ્રાઇમ પ્રો એડિશન 17.0.0)	NLB s માટે સ્રોત કોડનું સ્થાન અપડેટ કર્યુંample AFU માં એનએલબી એસampલે એક્સિલરેટર ફંક્શન (AF) વિભાગ
2018.04.11	1.0 (Intel સાથે સપોર્ટેડ ક્વાર્ટસ પ્રાઇમ પ્રો એડિશન 17.0.0)	પ્રારંભિક પ્રકાશન.

દસ્તાવેજો / સંસાધનો

ઇન્ટેલ નેટિવ લૂપબેક એક્સિલરેટર ફંક્શનલ યુનિટ (AFU) [પીડીએફ] વપરાશકર્તા માર્ગદર્શિકા
નેટિવ લૂપબેક એક્સિલરેટર ફંક્શનલ યુનિટ AFU, નેટિવ લૂપબેક, એક્સિલરેટર ફંક્શનલ યુનિટ AFU, ફંક્શનલ યુનિટ AFU

સંદર્ભો

વપરાશકર્તા માર્ગદર્શિકા