intel Native Loopback Accelerator Functional Unit (AFU)

ამ დოკუმენტის შესახებ

კონვენციები
ცხრილი 1. დოკუმენტის კონვენციები

კონვენცია	აღწერა
#	წინ უძღვის ბრძანებას, რომელიც მიუთითებს, რომ ბრძანება უნდა შევიდეს როგორც root.
$	მიუთითებს, რომ ბრძანება უნდა იყოს შეყვანილი როგორც მომხმარებელი.
ეს შრიფტი	Fileსახელები, ბრძანებები და საკვანძო სიტყვები იბეჭდება ამ შრიფტით. ამ შრიფტით იბეჭდება გრძელი ბრძანების ხაზები. მიუხედავად იმისა, რომ გრძელი ბრძანების ხაზები შეიძლება გადაიტანოს შემდეგ სტრიქონზე, დაბრუნება არ არის ბრძანების ნაწილი; არ დააჭიროთ enter.
	მიუთითებს ადგილის დამჭერის ტექსტი, რომელიც გამოჩნდება კუთხის ფრჩხილებს შორის, უნდა შეიცვალოს შესაბამისი მნიშვნელობით. არ შეიყვანოთ კუთხის ფრჩხილებში.

აკრონიმები
ცხრილი 2. აკრონიმები

აკრონიმები	გაფართოება	აღწერა
AF	ამაჩქარებლის ფუნქცია	შედგენილი აპარატურის ამაჩქარებლის სურათი, დანერგილი FPGA ლოგიკაში, რომელიც აჩქარებს აპლიკაციას.
AFU	ამაჩქარებლის ფუნქციური ერთეული	ტექნიკის ამაჩქარებელი დანერგილი FPGA ლოგიკაში, რომელიც გადმოტვირთავს გამოთვლით ოპერაციას აპლიკაციისთვის CPU-დან მუშაობის გასაუმჯობესებლად.
API	აპლიკაციის პროგრამირების ინტერფეისი	პროგრამული აპლიკაციების შესაქმნელად ქვეპროექტის განმარტებების, პროტოკოლებისა და ხელსაწყოების ნაკრები.
ASE	AFU სიმულაციური გარემო	ერთობლივი სიმულაციური გარემო, რომელიც საშუალებას გაძლევთ გამოიყენოთ იგივე მასპინძელი აპლიკაცია და AF სიმულაციური გარემოში. ASE არის Intel® Acceleration Stack-ის ნაწილი FPGA-ებისთვის.
CCI-P	ძირითადი ქეში ინტერფეისი	CCI-P არის სტანდარტული ინტერფეისი AFU, რომელსაც იყენებენ ჰოსტთან კომუნიკაციისთვის.
CL	ქეში ხაზი	64 ბაიტიანი ქეში ხაზი
DFH	მოწყობილობის მახასიათებლების სათაური	ქმნის ფუნქციების სათაურების დაკავშირებულ სიას, რათა უზრუნველყოს ფუნქციების დამატების გაფართოებული გზა.
FIM	FPGA ინტერფეისის მენეჯერი	FPGA აპარატურა, რომელიც შეიცავს FPGA ინტერფეისის ერთეულს (FIU) და გარე ინტერფეისებს მეხსიერებისთვის, ქსელისთვის და ა.შ. ამაჩქარებლის ფუნქცია (AF) ურთიერთობს FIM-თან მუშაობის დროს.
FIU	FPGA ინტერფეისის ერთეული	FIU არის პლატფორმის ინტერფეისის ფენა, რომელიც მოქმედებს როგორც ხიდი პლატფორმის ინტერფეისებს შორის, როგორიცაა PCIe*, UPI და AFU-ის მხარის ინტერფეისები, როგორიცაა CCI-P.
განაგრძო…

ინტელის კორპორაცია. Ყველა უფლება დაცულია. Intel, Intel-ის ლოგო და სხვა Intel ნიშნები არის Intel Corporation-ის ან მისი შვილობილი კომპანიების სავაჭრო ნიშნები. Intel იძლევა გარანტიას მისი FPGA და ნახევარგამტარული პროდუქტების შესრულებაზე მიმდინარე სპეციფიკაციების შესაბამისად Intel-ის სტანდარტული გარანტიის შესაბამისად, მაგრამ იტოვებს უფლებას ნებისმიერ დროს შეიტანოს ცვლილებები ნებისმიერ პროდუქტსა და სერვისში შეტყობინების გარეშე. Intel არ იღებს პასუხისმგებლობას ან პასუხისმგებლობას, რომელიც წარმოიქმნება აქ აღწერილი ნებისმიერი ინფორმაციის, პროდუქტის ან სერვისის აპლიკაციის ან გამოყენების შედეგად, გარდა იმ შემთხვევისა, რაც წერილობით არის დათანხმებული Intel-ის მიერ. Intel-ის მომხმარებლებს ურჩევენ, მიიღონ მოწყობილობის სპეციფიკაციების უახლესი ვერსია, სანამ დაეყრდნონ რაიმე გამოქვეყნებულ ინფორმაციას და განათავსონ შეკვეთები პროდუქტებსა და სერვისებზე. *სხვა სახელები და ბრენდები შეიძლება გამოცხადდეს, როგორც სხვისი საკუთრება.

აკრონიმები	გაფართოება	აღწერა
MPF	მეხსიერების თვისებების ქარხანა	MPF არის ძირითადი სამშენებლო ბლოკი (BBB), რომელიც AFU-ებს შეუძლიათ გამოიყენონ CCI-P ტრაფიკის ფორმირების ოპერაციების უზრუნველსაყოფად FIU-სთან ტრანზაქციებისთვის.
მესგ	შეტყობინება	შეტყობინება - საკონტროლო შეტყობინება
NLB	მშობლიური Loopback	NLB ახორციელებს კითხვას და წერს CCI-P ბმულზე დაკავშირების და გამტარუნარიანობის შესამოწმებლად.
RdLine_I	წაიკითხეთ ხაზი არასწორია	მეხსიერების წაკითხვის მოთხოვნა, FPGA ქეშის მინიშნებით დაყენებულია არასწორი. ხაზი არ არის შენახული FPGA-ში, მაგრამ შეიძლება გამოიწვიოს FPGA ქეშის დაბინძურება. შენიშვნა: ქეში tag თვალყურს ადევნებს მოთხოვნის სტატუსს ყველა გამოჩენილი მოთხოვნისთვის Intel Ultra Path Interconnect-ზე (Intel UPI). ამიტომ, მიუხედავად იმისა, რომ RdLine_I დასრულების შემდეგ არასწორად არის მონიშნული, ის მოიხმარს ქეშს tag დროებით თვალყური ადევნოთ მოთხოვნის სტატუსს UPI-ზე. ამ მოქმედებამ შეიძლება გამოიწვიოს ქეშის ხაზის გამოდევნა, რაც გამოიწვევს ქეშის დაბინძურებას. ადვანიtagRdLine_I-ის გამოყენება არის ის, რომ მას არ აკონტროლებს CPU დირექტორია; ამგვარად, ის ხელს უშლის CPU-დან snooping-ს.
RdLine-S	წაიკითხეთ გაზიარებული ხაზი	მეხსიერების წაკითხვის მოთხოვნა FPGA ქეშის მინიშნებით დაყენებულია გაზიარებაზე. მცდელობა ხდება მისი შენახვა FPGA ქეში საზიარო მდგომარეობაში.
WrLine_I	ჩაწერეთ ხაზი არასწორი	მეხსიერების ჩაწერის მოთხოვნა, FPGA ქეშის მინიშნებით დაყენებულია არასწორი. FIU წერს მონაცემებს FPGA ქეშში მონაცემების შენახვის განზრახვის გარეშე.
WrLine_M	ჩაწერეთ ხაზი შეცვლილია	მეხსიერების ჩაწერის მოთხოვნა, FPGA ქეშის მინიშნებით დაყენებულია მოდიფიცირებული. FIU წერს მონაცემებს და ტოვებს მას FPGA ქეში შეცვლილ მდგომარეობაში.

აჩქარების ლექსიკონი
ცხრილი 3. Acceleration Stack for Intel Xeon® CPU FPGAs ტერმინები

ვადა	აბრევიატურა	აღწერა
Intel Acceleration Stack Intel Xeon® CPU-სთვის FPGA-ებით	აჩქარების დასტა	პროგრამული უზრუნველყოფის, პროგრამული უზრუნველყოფის და ხელსაწყოების კრებული, რომელიც უზრუნველყოფს შესრულების ოპტიმიზებულ კავშირს Intel FPGA-სა და Intel Xeon პროცესორს შორის.
Intel FPGA პროგრამირებადი აჩქარების ბარათი (Intel FPGA PAC)	Intel FPGA PAC	PCIe FPGA ამაჩქარებლის ბარათი. შეიცავს FPGA ინტერფეისის მენეჯერს (FIM), რომელიც წყვილდება Intel Xeon პროცესორთან PCIe ავტობუსით.

მშობლიური მარყუჟის ამაჩქარებლის ფუნქციური ერთეული (AFU)

Native Loopback (NLB) AFU დასრულდაview

• NLB სample AFUs მოიცავს Verilog-ისა და System Verilog-ის კომპლექტს fileმეხსიერების წაკითხვისა და ჩაწერის, გამტარუნარიანობის და შეყოვნების შესამოწმებლად.
• ეს პაკეტი მოიცავს სამ AFU-ს, რომლებიც შეგიძლიათ შექმნათ ერთი და იგივე RTL წყაროდან. თქვენი RTL კოდის კონფიგურაცია ქმნის ამ AFU-ებს.

NLB Sampამაჩქარებლის ფუნქცია (AF)
$OPAE_PLATFORM_ROOT/hw/samples დირექტორია ინახავს წყაროს კოდს შემდეგი NLB-ებისთვისample AFUs:

• nlb_mode_0
• nlb_mode_0_stp
• nlb_mode_3

შენიშვნა: $DCP_LOC/hw/samples დირექტორია ინახავს NLB sampAFU-ს წყაროს კოდი 1.0 გამოშვების პაკეტისთვის.

გასაგებად NLB სampAFU-ს წყაროს კოდის სტრუქტურა და როგორ ავაშენოთ იგი, იხილეთ ერთ-ერთი შემდეგი სწრაფი დაწყების სახელმძღვანელო (დამოკიდებულია Intel FPGA PAC-ზე, რომელსაც იყენებთ):

• თუ იყენებთ Intel PAC-ს Intel Arria® 10 GX FPGA-თან ერთად, მიმართეთ IntelProgrammable Acceleration Card-ს Intel Arria 10 GX FPGA-ით.
• თუ იყენებთ Intel FPGA PAC D5005-ს, იხილეთ Intel Acceleration Stack Quick Start-ის სახელმძღვანელო Intel FPGA პროგრამირებადი აჩქარების ბარათისთვის D5005.

გამოშვების პაკეტი ითვალისწინებს შემდეგ სამ სample AFs:

• NLB რეჟიმი 0 AF: მოითხოვს hello_fpga ან fpgadiag პროგრამას lpbk1 ტესტის შესასრულებლად.
• NLB რეჟიმი 3 AF: მოითხოვს fpgadiag უტილიტას ტესტების ჩასატარებლად, წაკითხვისა და ჩაწერისთვის.
• NLB რეჟიმი 0 stp AF: მოითხოვს hello_fpga ან fpgadiag პროგრამას lpbak1 ტესტის შესასრულებლად.
  შენიშვნა: nlb_mode_0_stp არის იგივე AFU, რაც nlb_mode_0, მაგრამ ჩართულია Signal Tap გამართვის ფუნქცია.
  fpgadiag და hello_fpga უტილიტები ეხმარება შესაბამის AF-ს დიაგნოსტიკაში, ტესტირებასა და მოხსენებაში FPGA აპარატურის შესახებ.

ინტელის კორპორაცია. Ყველა უფლება დაცულია. Intel, Intel-ის ლოგო და სხვა Intel ნიშნები არის Intel Corporation-ის ან მისი შვილობილი კომპანიების სავაჭრო ნიშნები. Intel იძლევა გარანტიას მისი FPGA და ნახევარგამტარული პროდუქტების შესრულებაზე მიმდინარე სპეციფიკაციების შესაბამისად Intel-ის სტანდარტული გარანტიის შესაბამისად, მაგრამ იტოვებს უფლებას ნებისმიერ დროს შეიტანოს ცვლილებები ნებისმიერ პროდუქტსა და სერვისში შეტყობინების გარეშე. Intel არ იღებს პასუხისმგებლობას ან პასუხისმგებლობას, რომელიც წარმოიქმნება აქ აღწერილი ნებისმიერი ინფორმაციის, პროდუქტის ან სერვისის აპლიკაციის ან გამოყენების შედეგად, გარდა იმ შემთხვევისა, რაც წერილობით არის დათანხმებული Intel-ის მიერ. Intel-ის მომხმარებლებს ურჩევენ, მიიღონ მოწყობილობის სპეციფიკაციების უახლესი ვერსია, სანამ დაეყრდნონ რაიმე გამოქვეყნებულ ინფორმაციას და განათავსონ შეკვეთები პროდუქტებსა და სერვისებზე. *სხვა სახელები და ბრენდები შეიძლება გამოცხადდეს, როგორც სხვისი საკუთრება.

სურათი 1. Native Loopback (nlb_lpbk.sv) ზედა დონის შეფუთვა

ცხრილი 4. NLB Files

File სახელი	აღწერა
nlb_lpbk.sv	უმაღლესი დონის შეფუთვა NLB-სთვის, რომელიც ასახავს მოთხოვნისა და არბიტრის ინსტანციას.
არბიტრი.სვ	ახდენს ტესტის AF.
მომთხოვნი.სვ	იღებს არბიტრის მოთხოვნებს და აფორმებს მოთხოვნებს CCI-P სპეციფიკაციის მიხედვით. ასევე ახორციელებს ნაკადის კონტროლს.
nlb_csr.sv	ახორციელებს 64-ბიტიან წაკითხვის/ჩაწერის კონტროლისა და სტატუსის (CSR) რეგისტრებს. რეგისტრები მხარს უჭერენ როგორც 32- და 64-ბიტიან კითხვას და ჩაწერას.
nlb_gram_sdp.sv	ახორციელებს ზოგად ორპორტიან RAM-ს ერთი ჩაწერის და ერთი წაკითხვის პორტით.

NLB არის AFU-ს საცნობარო იმპლემენტაცია, რომელიც თავსებადია Intel Acceleration Stack-თან Intel Xeon CPU-სთვის FPGA Core Cache Interface (CCI-P) საცნობარო სახელმძღვანელო. NLB-ის ძირითადი ფუნქციაა ჰოსტის კავშირის დადასტურება მეხსიერების წვდომის სხვადასხვა შაბლონების გამოყენებით. NLB ასევე ზომავს სიჩქარეს და წაკითხვის/ჩაწერის შეყოვნებას. გამტარუნარიანობის ტესტს აქვს შემდეგი პარამეტრები:

• 100% წაკითხული
• 100% დაწერე
• 50% კითხულობს და 50% წერს

დაკავშირებული ინფორმაცია

• Intel Acceleration Stack Quick Start-ის სახელმძღვანელო Intel-ის პროგრამირებადი აჩქარების ბარათისთვის Arria 10 GX FPGA-ით
• Acceleration Stack for Intel Xeon CPU FPGAs Core Cache Interface (CCI-P) საცნობარო სახელმძღვანელო
• Intel Acceleration Stack Quick Start სახელმძღვანელო Intel FPGA პროგრამირებადი აჩქარების ბარათისთვის D5005

Native Loopback Control და სტატუსის რეგისტრის აღწერილობები
ცხრილი 5. CSR სახელები, მისამართები და აღწერილობები

ბაიტის მისამართი (OPAE)	სიტყვა მისამართი (CCI-P)	წვდომა	სახელი	სიგანე	აღწერა
0x0000	0x0000	RO	DFH	64	AF მოწყობილობის ფუნქციის სათაური.
0x0008	0x0002	RO	AFU_ID_L	64	AF ID დაბალია.
0x0010	0x0004	RO	AFU_ID_H	64	AF ID მაღალი.
0x0018	0x0006	Rsvd	CSR_DFH_RSVD0	64	სავალდებულო დაჯავშნილი 0.
0x0020	0x0008	RO	CSR_DFH_RSVD1	64	სავალდებულო დაჯავშნილი 1.
0x0100	0x0040	RW	CSR_SCRATCHPAD0	64	Scratchpad რეგისტრაცია 0.
0x0108	0x0042	RW	CSR_SCRATCHPAD1	64	Scratchpad რეგისტრაცია 2.
0x0110	0x0044	RW	CSR_AFU_DSM_BASE L	32	ქვედა 32-ბიტიანი AF DSM ბაზის მისამართი. ქვედა 6 ბიტი არის 4×00, რადგან მისამართი გასწორებულია 64 ბაიტიანი ქეში ხაზის ზომაზე.
0x0114	0x0045	RW	CSR_AFU_DSM_BASE H	32	AF DSM ბაზის მისამართის ზედა 32-ბიტიანი.
0x0120	0x0048	RW	CSR_SRC_ADDR	64	დაიწყეთ ფიზიკური მისამართი წყაროს ბუფერისთვის. წაკითხვის ყველა მოთხოვნა მიზნად ისახავს ამ რეგიონს.
0x0128	0x004A	RW	CSR_DST_ADDR	64	დაიწყეთ ფიზიკური მისამართი დანიშნულების ბუფერისთვის. ჩაწერის ყველა მოთხოვნა მიზნად ისახავს ამ რეგიონს
0x0130	0x004C	RW	CSR_NUM_LINES	32	ქეშის ხაზების რაოდენობა.
0x0138	0x004E	RW	CSR_CTL	32	აკონტროლებს ტესტის ნაკადს, დაწყებას, გაჩერებას, ძალის დასრულებას.
0x0140	0x0050	RW	CSR_CFG	32	აკონფიგურირებს ტესტის პარამეტრებს.
0x0148	0x0052	RW	CSR_INACT_THRESH	32	უმოქმედობის ზღვრის ლიმიტი.
0x0150	0x0054	RW	CSR_INTERRUPT0	32	SW გამოყოფს შეფერხების APIC ID-ს და ვექტორს მოწყობილობას.
DSM ოფსეტური რუკა
0x0040	0x0010	RO	DSM_STATUS	32	ტესტის სტატუსი და შეცდომების რეგისტრაცია.

ცხრილი 6. CSR ბიტის ველები მაგamples
ეს ცხრილი ჩამოთვლის CSR ბიტის ველებს, რომლებიც დამოკიდებულია CSR_NUM_LINES-ის მნიშვნელობაზე, . ყოფილშიampქვემოთ = 14.

სახელი	ბიტის ველი	წვდომა	აღწერა
CSR_SRC_ADDR	[63:]	RW	2^(N+6) მბაიტი გასწორებული მისამართი მიუთითებს წაკითხვის ბუფერის დასაწყისამდე.
	[-1:0]	RW	0x0.
CSR_DST_ADDR	[63:]	RW	2^(N+6)MB გასწორებული მისამართი მიუთითებს ჩაწერის ბუფერის დასაწყისამდე.
	[-1:0]	RW	0x0.
CSR_NUM_LINES	[31:]	RW	0x0.
განაგრძო…

სახელი	ბიტის ველი	წვდომა	აღწერა
	[-1:0]	RW	ქეშის ხაზების რაოდენობა წასაკითხად ან ჩასაწერად. ეს ბარიერი შეიძლება განსხვავებული იყოს თითოეული ტესტისთვის AF. შენიშვნა: დარწმუნდით, რომ წყაროსა და დანიშნულების ბუფერები საკმარისად დიდია იმისათვის, რომ მოერგოს ქეში ხაზები. CSR_NUM_LINES უნდა იყოს ნაკლები ან ტოლი .
შემდეგი მნიშვნელობებისთვის, ვივარაუდოთ =14. შემდეგ, CSR_SRC_ADDR და CSR_DST_ADDR მიიღებენ 2^20 (0x100000).
CSR_SRC_ADDR	[31:14]	RW	1MB გასწორებული მისამართი.
	[13:0]	RW	0x0.
CSR_DST_ADDR	[31:14]	RW	1MB გასწორებული მისამართი.
	[13:0]	RW	0x0.
CSR_NUM_LINES	[31:14]	RW	0x0.
	[13:0]	RW	ქეშის ხაზების რაოდენობა წასაკითხად ან ჩასაწერად. ეს ბარიერი შეიძლება განსხვავებული იყოს თითოეული ტესტისთვის AF. შენიშვნა: დარწმუნდით, რომ წყაროსა და დანიშნულების ბუფერები საკმარისად დიდია იმისათვის, რომ მოერგოს ქეში ხაზები.

ცხრილი 7. დამატებითი CSR ბიტის ველები

სახელი	ბიტის ველი	წვდომა	აღწერა
CSR_CTL	[31:3]	RW	დაცულია.
	[2]	RW	ძალის ტესტის დასრულება. წერს ტესტის დასრულების დროშას და შესრულების სხვა მრიცხველებს csr_stat-ზე. იძულებითი ტესტის დასრულების შემდეგ, აპარატურის მდგომარეობა იდენტურია არაიძულებითი ტესტის დასრულების.
	[1]	RW	იწყებს ტესტის შესრულებას.
	[0]	RW	აქტიური დაბალი ტესტის გადატვირთვა. როდესაც დაბალია, ყველა კონფიგურაციის პარამეტრი იცვლება ნაგულისხმევ მნიშვნელობებამდე.
CSR_CFG	[29]	RW	cr_interrupt_testmode ტესტები წყვეტს. წარმოქმნის შეფერხებას ყოველი ტესტის ბოლოს.
	[28]	RW	cr_interrupt_on_error აგზავნის შეფერხებას შეცდომის შემთხვევაში
			გამოვლენა.
	[27:20]	RW	cr_test_cfg აკონფიგურირებს თითოეული ტესტის რეჟიმის ქცევას.
	[13:12]	RW	cr_chsel ირჩევს ვირტუალურ არხს.
	[10:9]	RW	cr_rdsel აკონფიგურირებს წაკითხვის მოთხოვნის ტიპს. დაშიფვრებს აქვთ
			შემდეგი მოქმედი მნიშვნელობები:
			• 1'b00: RdLine_S
			• 2'b01: RdLine_I
			• 2'b11: შერეული რეჟიმი
	[8]	RW	cr_delay_en საშუალებას იძლევა შემთხვევითი დაყოვნების ჩასმა მოთხოვნებს შორის.
	[6:5]	RW	აკონფიგურირებს ტესტის რეჟიმს, cr_multiCL-len. სწორი მნიშვნელობებია 0,1 და 3.
	[4:2]	RW	cr_mode, აკონფიგურირებს ტესტის რეჟიმს. შემდეგი მნიშვნელობები მოქმედებს:
			• 3'b000: LPBK1
			• 3'b001: წაიკითხეთ
			• 3'b010: ჩაწერეთ
			• 3'b011: TRPUT
განაგრძო…

სახელი	ბიტის ველი	წვდომა	აღწერა
			დამატებითი ინფორმაციისთვის ტესტის რეჟიმის შესახებ, იხილეთ ტესტის რეჟიმები თემა ქვემოთ.
	[1]	RW	c_cont ირჩევს სატესტო გადახვევას ან ტესტის დასრულებას. • როდესაც 1'b0, ტესტი მთავრდება. განაახლებს CSR სტატუსს როცა მიღწეულია CSR_NUM_LINES რაოდენობა. • როდესაც 1'b1, ტესტი გადადის საწყის მისამართზე მას შემდეგ, რაც მიაღწევს CSR_NUM_LINES რაოდენობას. გადახვევის რეჟიმში, ტესტი წყდება მხოლოდ შეცდომის შემთხვევაში.
	[0]	RW	cr_wrthru_en გადართავს WrLine_I და Wrline_M მოთხოვნის ტიპებს შორის. • 1'b0: WrLine_M • 1'b1: WrLine_I
CSR_INACT_THRESHOLD	[31:0]	RW	უმოქმედობის ზღვრის ლიმიტი. ამოიცნობს სადგომის ხანგრძლივობას სატესტო გაშვების დროს. ითვლის ზედიზედ უმოქმედო ციკლების რაოდენობას. თუ უმოქმედობას ითვლის > CSR_INACT_THRESHOLD, არცერთი მოთხოვნა არ იგზავნება, არც პასუხი მიღებულია და დაყენებულია inact_timeout სიგნალი. 1-ის ჩაწერა CSR_CTL[1]-ზე ააქტიურებს ამ მრიცხველს.
CSR_INTERRUPT0	[23:16]	RW	შეფერხების ვექტორული ნომერი მოწყობილობისთვის.
	[15:0]	RW	apic_id არის APIC OD მოწყობილობისთვის.
DSM_STATUS	[511:256]	RO	შეცდომის ნაგავსაყრელი ტესტის რეჟიმი.
	[255:224]	RO	ოვერჰედის დასასრული.
	[223:192]	RO	დაიწყეთ ზედნადები.
	[191:160]	RO	წერების რაოდენობა.
	[159:128]	RO	წაკითხულთა რაოდენობა.
	[127:64]	RO	საათების რაოდენობა.
	[63:32]	RO	ტესტის შეცდომების რეგისტრაცია.
	[31:16]	RO	შეადარეთ და გაცვალეთ წარმატების მრიცხველი.
	[15:1]	RO	უნიკალური ID თითოეული DSM სტატუსის ჩასაწერად.
	[0]	RO	ტესტის დასრულების დროშა.

ტესტის რეჟიმები
CSR_CFG[4:2] აკონფიგურირებს ტესტის რეჟიმს. შემდეგი ოთხი ტესტი ხელმისაწვდომია:

• LPBK1: ეს არის მეხსიერების ასლის ტესტი. AF კოპირებს CSR_NUM_LINES წყაროს ბუფერიდან დანიშნულების ბუფერში. ტესტის დასრულების შემდეგ, პროგრამული უზრუნველყოფა ადარებს წყაროსა და დანიშნულების ბუფერებს.
• წაიკითხეთ: ეს ტესტი ხაზს უსვამს წაკითხვის გზას და ზომავს წაკითხვის სიჩქარეს ან შეყოვნებას. AF კითხულობს CSR_NUM_LINES CSR_SRC_ADDR-დან დაწყებული. ეს არის მხოლოდ გამტარუნარიანობის ან შეყოვნების ტესტი. ის არ ამოწმებს წაკითხულ მონაცემებს.
• დაწერე: ეს ტესტი ხაზს უსვამს ჩაწერის გზას და ზომავს ჩაწერის სიჩქარეს ან შეყოვნებას. AF კითხულობს CSR_NUM_LINES CSR_SRC_ADDR-დან დაწყებული. ეს არის მხოლოდ გამტარუნარიანობის ან შეყოვნების ტესტი. ის არ ამოწმებს დაწერილ მონაცემებს.
• TRPUT: ეს ტესტი აერთიანებს კითხვას და წერას. ის კითხულობს CSR_NUM_LINES-ს დაწყებული CSR_SRC_ADDR მდებარეობიდან და წერს CSR_NUM_LINES-ს CSR_SRC_ADDR-ზე. ის ასევე ზომავს წაკითხვისა და ჩაწერის სიჩქარეს. ეს ტესტი არ ამოწმებს მონაცემებს. კითხულობს და წერს არანაირი დამოკიდებულება არ გააჩნია

შემდეგი ცხრილი გვიჩვენებს CSR_CFG დაშიფვრებს ოთხი ტესტისთვის. ეს ცხრილი ადგენს და CSR_NUM_LINES, =14. თქვენ შეგიძლიათ შეცვალოთ ქეშის ხაზების რაოდენობა CSR_NUM_LINES რეესტრის განახლებით.

ცხრილი 8. ტესტის რეჟიმები

FPGA დიაგნოსტიკა: fpgadiag
fpgadiag პროგრამა მოიცავს რამდენიმე ტესტს FPGA აპარატურის დიაგნოსტიკის, ტესტირებისა და მოხსენებისთვის. გამოიყენეთ fpgadiag პროგრამა ყველა ტესტის რეჟიმის გასაშვებად. დამატებითი ინფორმაციისთვის fpgadiag უტილიტის გამოყენების შესახებ, იხილეთ fpgadiag განყოფილება ღია პროგრამირებადი აჩქარების ძრავის (OPAE) ინსტრუმენტების სახელმძღვანელოში.

NLB Mode0 Hello_FPGA ტესტის ნაკადი

1. პროგრამული უზრუნველყოფა ახდენს მოწყობილობის სტატუსის მეხსიერების (DSM) ინიციალიზებას ნულამდე.
2. პროგრამული უზრუნველყოფა წერს DSM BASE მისამართს AFU-ს. CSR ჩაწერა (DSM_BASE_H), CSRWrite (DSM_BASE_L)
3. პროგრამული უზრუნველყოფა ამზადებს წყაროსა და დანიშნულების მეხსიერების ბუფერს. ეს პრეპარატი სპეციფიკურია ტესტისთვის.
4. პროგრამული უზრუნველყოფა წერს CSR_CTL[2:0]=0x1. ეს ჩაწერა გამოაქვს ტესტს გადატვირთვის და კონფიგურაციის რეჟიმში. კონფიგურაცია შეიძლება გაგრძელდეს მხოლოდ მაშინ, როდესაც CSR_CTL[0]=1 და CSR_CTL[1]=1.
5. პროგრამული უზრუნველყოფა აკონფიგურირებს ტესტის პარამეტრებს, როგორიცაა src, destaddress, csr_cfg, num ხაზები და ა.შ.
6. პროგრამული უზრუნველყოფის CSR წერს CSR_CTL[2:0]=0x3. AF იწყებს ტესტის შესრულებას.
7. ტესტის დასრულება:
   • აპარატურა სრულდება, როდესაც ტესტი დასრულდება ან აღმოაჩენს შეცდომას. დასრულების შემდეგ, აპარატურის AF განახლდება DSM_STATUS. პროგრამული უზრუნველყოფის გამოკითხვები DSM_STATUS[31:0]==1 ტესტის დასრულების დასადგენად.
   • პროგრამას შეუძლია აიძულოს ტესტის დასრულება CSR ჩაწერის ჩაწერით CSR_CTL[2:0]=0x7. აპარატურის AF განახლებულია DSM_STATUS.

Document Revision History for Native Loopback Accelerator Functional Unit (AFU) მომხმარებლის სახელმძღვანელო

დოკუმენტის ვერსია	Intel Acceleration დასტის ვერსია	ცვლილებები
2019.08.05	2.0 (მხარდაჭერით Intel Quartus Prime Pro გამოცემა 18.1.2) და 1.2 (მხარდაჭერით Intel Quartus Prime Pro Edition 17.1.1)	დამატებულია მხარდაჭერა Intel FPGA PAC D5005 პლატფორმისთვის მიმდინარე გამოშვებაში.
2018.12.04	1.2 (მხარდაჭერით Intel Quartus® Prime Pro გამოცემა 17.1.1)	ტექნიკური გათავისუფლება.
2018.08.06	1.1 (მხარდაჭერით Intel Quartus Prime Pro გამოცემა 17.1.1) და 1.0 (მხარდაჭერით Intel Quartus Prime Pro Edition 17.0.0)	განახლებულია NLB-ის საწყისი კოდის მდებარეობაample AFU in NLB Sampამაჩქარებლის ფუნქცია (AF) განყოფილება.
2018.04.11	1.0 (მხარდაჭერით Intel Quartus Prime Pro გამოცემა 17.0.0)	თავდაპირველი გამოშვება.

ინტელის კორპორაცია. Ყველა უფლება დაცულია. Intel, Intel-ის ლოგო და სხვა Intel ნიშნები არის Intel Corporation-ის ან მისი შვილობილი კომპანიების სავაჭრო ნიშნები. Intel იძლევა გარანტიას მისი FPGA და ნახევარგამტარული პროდუქტების შესრულებაზე მიმდინარე სპეციფიკაციების შესაბამისად Intel-ის სტანდარტული გარანტიის შესაბამისად, მაგრამ იტოვებს უფლებას ნებისმიერ დროს შეიტანოს ცვლილებები ნებისმიერ პროდუქტსა და სერვისში შეტყობინების გარეშე. Intel არ იღებს პასუხისმგებლობას ან პასუხისმგებლობას, რომელიც წარმოიქმნება აქ აღწერილი ნებისმიერი ინფორმაციის, პროდუქტის ან სერვისის აპლიკაციის ან გამოყენების შედეგად, გარდა იმ შემთხვევისა, რაც წერილობით არის დათანხმებული Intel-ის მიერ. Intel-ის მომხმარებლებს ურჩევენ, მიიღონ მოწყობილობის სპეციფიკაციების უახლესი ვერსია, სანამ დაეყრდნონ რაიმე გამოქვეყნებულ ინფორმაციას და განათავსონ შეკვეთები პროდუქტებსა და სერვისებზე. *სხვა სახელები და ბრენდები შეიძლება გამოცხადდეს, როგორც სხვისი საკუთრება.

დოკუმენტები / რესურსები

intel Native Loopback Accelerator Functional Unit (AFU) [pdf] მომხმარებლის სახელმძღვანელო მშობლიური მარყუჟის ამაჩქარებლის ფუნქციური ერთეული AFU, ადგილობრივი მარყუჟი, ამაჩქარებლის ფუნქციური ერთეული AFU, ფუნქციური ერთეული AFU

ცნობები

• მომხმარებლის სახელმძღვანელო