មាតិកា លាក់
1 អង្គភាពមុខងាររបស់ Intel Native Loopback Accelerator Functional (AFU)
2 អំពីឯកសារនេះ។
3 អង្គភាពមុខងារបង្កើនល្បឿនរង្វិលជុំដើម (AFU)
4 ប្រវត្តិនៃការកែសម្រួលឯកសារសម្រាប់អង្គភាពមុខងារបង្កើនល្បឿនរង្វិលជុំដើមកំណើត (AFU) ការណែនាំអ្នកប្រើប្រាស់
5 ឯកសារ/ធនធាន
5.1 ឯកសារយោង
6 ប្រកាសដែលពាក់ព័ន្ធ

Intel-LOGO

អង្គភាពមុខងាររបស់ Intel Native Loopback Accelerator Functional (AFU)

intel-Native-Loopback-Accelerator-Functional-Unit-(AFU)-PRO

អំពីឯកសារនេះ។

អនុសញ្ញា
តារាងទី 1. អនុសញ្ញាឯកសារ

អនុសញ្ញា ការពិពណ៌នា
# នាំមុខពាក្យបញ្ជាដែលបង្ហាញថាពាក្យបញ្ជាត្រូវបញ្ចូលជា root ។
$ បង្ហាញថាពាក្យបញ្ជាត្រូវបញ្ចូលជាអ្នកប្រើប្រាស់។
ពុម្ពអក្សរនេះ។ Fileឈ្មោះ ពាក្យបញ្ជា និងពាក្យគន្លឹះត្រូវបានបោះពុម្ពនៅក្នុងពុម្ពអក្សរនេះ។ បន្ទាត់ពាក្យបញ្ជាវែងត្រូវបានបោះពុម្ពនៅក្នុងពុម្ពអក្សរនេះ។ ទោះបីជាបន្ទាត់ពាក្យបញ្ជាវែងអាចរុំទៅបន្ទាត់បន្ទាប់ក៏ដោយ ការត្រឡប់មកវិញមិនមែនជាផ្នែកនៃពាក្យបញ្ជាទេ។ កុំចុចបញ្ចូល។
ចង្អុលបង្ហាញអត្ថបទកន្លែងដាក់ដែលលេចឡើងរវាងតង្កៀបមុំត្រូវតែត្រូវបានជំនួសដោយតម្លៃសមស្រប។ កុំបញ្ចូលតង្កៀបមុំ។

អក្សរកាត់
តារាង 2. អក្សរកាត់

អក្សរកាត់ ការពង្រីក ការពិពណ៌នា
AF មុខងារបង្កើនល្បឿន រូបភាពឧបករណ៍បង្កើនល្បឿនផ្នែករឹងដែលបានចងក្រងត្រូវបានអនុវត្តនៅក្នុងតក្កវិជ្ជា FPGA ដែលបង្កើនល្បឿនកម្មវិធី។
AFU ឯកតាមុខងារបង្កើនល្បឿន Hardware Accelerator បានអនុវត្តនៅក្នុងតក្កវិជ្ជា FPGA ដែលបញ្ចេញប្រតិបត្តិការគណនាសម្រាប់កម្មវិធីពី CPU ដើម្បីកែលម្អដំណើរការ។
API ចំណុចប្រទាក់កម្មវិធីកម្មវិធី សំណុំនៃការកំណត់ទម្រង់បែបបទរង ពិធីការ និងឧបករណ៍សម្រាប់បង្កើតកម្មវិធីកម្មវិធី។
ASE បរិស្ថានក្លែងធ្វើ AFU បរិយាកាសរួមដែលអនុញ្ញាតឱ្យអ្នកប្រើកម្មវិធីម៉ាស៊ីនដូចគ្នា និង AF នៅក្នុងបរិយាកាសក្លែងធ្វើ។ ASE គឺជាផ្នែកមួយនៃ Intel® Acceleration Stack សម្រាប់ FPGAs ។
CCI-P ចំណុចប្រទាក់ឃ្លាំងសម្ងាត់ស្នូល CCI-P គឺជាចំណុចប្រទាក់ស្តង់ដារ AFUs ប្រើដើម្បីទំនាក់ទំនងជាមួយម៉ាស៊ីន។
CL ជួរឃ្លាំងសម្ងាត់ បន្ទាត់ឃ្លាំងសម្ងាត់ 64 បៃ
ឌីអេចអេ បឋមកថាមុខងារឧបករណ៍ បង្កើត​បញ្ជី​ភ្ជាប់​នៃ​បឋមកថា​មុខងារ ដើម្បី​ផ្តល់​នូវ​វិធី​ពង្រីក​បន្ថែម​នៃ​លក្ខណៈ​ពិសេស។
FIM កម្មវិធីគ្រប់គ្រងចំណុចប្រទាក់ FPGA ផ្នែករឹង FPGA ដែលមានអង្គភាពចំណុចប្រទាក់ FPGA (FIU) និងចំណុចប្រទាក់ខាងក្រៅសម្រាប់អង្គចងចាំ បណ្តាញ។ល។

មុខងារបង្កើនល្បឿន (AF) ភ្ជាប់ជាមួយ FIM នៅពេលដំណើរការ។
FIU អង្គភាពចំណុចប្រទាក់ FPGA FIU គឺជាស្រទាប់ចំណុចប្រទាក់វេទិកាដែលដើរតួជាស្ពានរវាងចំណុចប្រទាក់វេទិកាដូចជា PCIe*, UPI និង AFU-side interfaces ដូចជា CCI-P ។
បន្ត…

សាជីវកម្ម Intel ។ រក្សា​រ​សិទ្ធ​គ្រប់យ៉ាង។ Intel, និមិត្តសញ្ញា Intel និងសញ្ញា Intel ផ្សេងទៀតគឺជាពាណិជ្ជសញ្ញារបស់ Intel Corporation ឬក្រុមហ៊ុនបុត្រសម្ព័ន្ធរបស់ខ្លួន។ Intel ធានាការអនុវត្តផលិតផល FPGA និង semiconductor របស់ខ្លួនទៅនឹងលក្ខណៈបច្ចេកទេសបច្ចុប្បន្នស្របតាមការធានាស្តង់ដាររបស់ Intel ប៉ុន្តែរក្សាសិទ្ធិក្នុងការផ្លាស់ប្តូរផលិតផល និងសេវាកម្មណាមួយនៅពេលណាមួយដោយមិនមានការជូនដំណឹងជាមុន។ Intel សន្មត់ថាគ្មានទំនួលខុសត្រូវ ឬការទទួលខុសត្រូវដែលកើតចេញពីកម្មវិធី ឬការប្រើប្រាស់ព័ត៌មាន ផលិតផល ឬសេវាកម្មណាមួយដែលបានពិពណ៌នានៅទីនេះ លើកលែងតែមានការយល់ព្រមជាលាយលក្ខណ៍អក្សរដោយ Intel ។ អតិថិជនរបស់ Intel ត្រូវបានណែនាំឱ្យទទួលបានកំណែចុងក្រោយបំផុតនៃការបញ្ជាក់ឧបករណ៍ មុនពេលពឹងផ្អែកលើព័ត៌មានដែលបានបោះពុម្ពផ្សាយណាមួយ និងមុនពេលធ្វើការបញ្ជាទិញផលិតផល ឬសេវាកម្ម។ * ឈ្មោះ និងម៉ាកផ្សេងទៀតអាចត្រូវបានទាមទារជាកម្មសិទ្ធិរបស់អ្នកដទៃ។

អក្សរកាត់ ការពង្រីក ការពិពណ៌នា
MPF រោងចក្រលក្ខណៈសម្បត្តិនៃការចងចាំ MPF គឺជាប្លុកអាគារមូលដ្ឋាន (BBB) ​​ដែល AFUs អាចប្រើដើម្បីផ្តល់ប្រតិបត្តិការរាងអក្សរ CCI-P សម្រាប់ប្រតិបត្តិការជាមួយ FIU ។
សារ សារ សារ - ការជូនដំណឹងអំពីការគ្រប់គ្រង
NLB រង្វិលជុំដើម NLB អនុវត្តការអាន និងសរសេរទៅកាន់តំណ CCI-P ដើម្បីសាកល្បងការភ្ជាប់ និងការបញ្ជូន។
RdLine_I អានបន្ទាត់មិនត្រឹមត្រូវ សំណើអានអង្គចងចាំ ជាមួយនឹងព័ត៌មានជំនួយឃ្លាំងសម្ងាត់ FPGA ត្រូវបានកំណត់ទៅមិនត្រឹមត្រូវ។ បន្ទាត់នេះមិនត្រូវបានទុកក្នុងឃ្លាំងសម្ងាត់ FPGA ទេ ប៉ុន្តែអាចបណ្តាលឱ្យមានការបំពុលឃ្លាំងសម្ងាត់ FPGA ។

ចំណាំ៖ ឃ្លាំងសម្ងាត់ tag តាមដានស្ថានភាពសំណើសម្រាប់សំណើដែលមិនទាន់ចេញទាំងអស់នៅលើ Intel Ultra Path Interconnect (Intel UPI) ។

ដូច្នេះ ទោះបីជា RdLine_I ត្រូវបានសម្គាល់ថាមិនត្រឹមត្រូវនៅពេលបញ្ចប់ក៏ដោយ វាប្រើប្រាស់ឃ្លាំងសម្ងាត់ tag ជាបណ្តោះអាសន្ន ដើម្បីតាមដានស្ថានភាពសំណើតាមរយៈ UPI ។ សកម្មភាពនេះអាចបណ្តាលឱ្យមានការបណ្តេញចេញពីជួរឃ្លាំងសម្ងាត់ ដែលបណ្តាលឱ្យមានការបំពុលឃ្លាំងសម្ងាត់។ អាវ៉ានtage នៃការប្រើប្រាស់ RdLine_I គឺថាវាមិនត្រូវបានតាមដានដោយថត CPU ទេ។ ដូច្នេះវាការពារការ snooping ពី CPU ។
RdLine-S អានបន្ទាត់ដែលបានចែករំលែក សំណើអានអង្គចងចាំជាមួយព័ត៌មានជំនួយឃ្លាំងសម្ងាត់ FPGA កំណត់ដើម្បីចែករំលែក។ ការប៉ុនប៉ងមួយត្រូវបានធ្វើឡើងដើម្បីរក្សាវានៅក្នុងឃ្លាំងសម្ងាត់ FPGA ក្នុងស្ថានភាពចែករំលែក។
WrLine_I សរសេរបន្ទាត់មិនត្រឹមត្រូវ សំណើសរសេរអង្គចងចាំ ដោយមានព័ត៌មានជំនួយឃ្លាំងសម្ងាត់ FPGA កំណត់ទៅមិនត្រឹមត្រូវ។ FIU សរសេរទិន្នន័យដោយមិនមានបំណងរក្សាទុកទិន្នន័យនៅក្នុងឃ្លាំងសម្ងាត់ FPGA ឡើយ។
WrLine_M សរសេរបន្ទាត់កែប្រែ សំណើសរសេរអង្គចងចាំ ដោយមានព័ត៌មានជំនួយឃ្លាំងសម្ងាត់ FPGA កំណត់ទៅជាកែប្រែ។ FIU សរសេរទិន្នន័យ ហើយទុកវានៅក្នុងឃ្លាំងសម្ងាត់ FPGA ក្នុងស្ថានភាពដែលបានកែប្រែ។

សទ្ទានុក្រមការបង្កើនល្បឿន
តារាងទី 3. Acceleration Stack សម្រាប់ Intel Xeon® CPU ជាមួយ FPGAs សទ្ទានុក្រម

រយៈពេល អក្សរកាត់ ការពិពណ៌នា
Intel Acceleration Stack សម្រាប់ស៊ីភីយូ Intel Xeon® ជាមួយ FPGAs ជង់បង្កើនល្បឿន បណ្តុំនៃសូហ្វវែរ កម្មវិធីបង្កប់ និងឧបករណ៍ដែលផ្តល់នូវការភ្ជាប់ដំណើរការដែលប្រសើរឡើងរវាង Intel FPGA និងប្រព័ន្ធដំណើរការ Intel Xeon ។
កាតបង្កើនល្បឿនកម្មវិធីរបស់ Intel FPGA (Intel FPGA PAC) ក្រុមហ៊ុន Intel FPGA PAC កាតបង្កើនល្បឿន PCIe FPGA ។ មានកម្មវិធីគ្រប់គ្រងចំណុចប្រទាក់ FPGA (FIM) ដែលភ្ជាប់ជាមួយប្រព័ន្ធដំណើរការ Intel Xeon នៅលើឡានក្រុង PCIe ។

អង្គភាពមុខងារបង្កើនល្បឿនរង្វិលជុំដើម (AFU)

Native Loopback (NLB) AFU ជាងview

  • NLB sample AFUs រួមមានសំណុំនៃ Verilog និង System Verilog files ដើម្បីសាកល្បងអង្គចងចាំអាន និងសរសេរ កម្រិតបញ្ជូន និងភាពយឺតយ៉ាវ។
  • កញ្ចប់នេះរួមបញ្ចូល AFUs បីដែលអ្នកអាចបង្កើតពីប្រភព RTL ដូចគ្នា។ ការកំណត់រចនាសម្ព័ន្ធរបស់អ្នកនៃកូដប្រភព RTL បង្កើត AFUs ទាំងនេះ។

NLB Sampមុខងារបង្កើនល្បឿន (AF)
$OPAE_PLATFORM_ROOT/hw/samples directory រក្សាទុកកូដប្រភពសម្រាប់ NLB s ខាងក្រោមampពី AFUs:

  • nlb_mode_0
  • nlb_mode_0_stp
  • nlb_mode_3

ចំណាំ៖ $DCP_LOC/hw/samples directory រក្សាទុក NLB sampលេខកូដប្រភព AFUs សម្រាប់កញ្ចប់ចេញផ្សាយ 1.0 ។

ដើម្បីយល់ពី NLB sample រចនាសម្ព័នកូដប្រភព AFU និងរបៀបបង្កើតវា យោងទៅមគ្គុទ្ទេសក៍ចាប់ផ្តើមរហ័សមួយខាងក្រោម (អាស្រ័យលើ Intel FPGA PAC ដែលអ្នកកំពុងប្រើ)៖

  • ប្រសិនបើអ្នកកំពុងប្រើ Intel PAC ជាមួយ Intel Arria® 10 GX FPGA សូមមើល IntelProgrammable Acceleration Card ជាមួយ Intel Arria 10 GX FPGA ។
  • ប្រសិនបើអ្នកកំពុងប្រើ Intel FPGA PAC D5005 សូមមើលការណែនាំអំពី Intel Acceleration Stack Quick Start Guide សម្រាប់ Intel FPGA Programmable Acceleration Card D5005។

កញ្ចប់ចេញផ្សាយផ្តល់នូវបី s ខាងក្រោមampឡេ AFs៖

  • របៀប NLB 0 AF៖ ទាមទារឧបករណ៍ប្រើប្រាស់ hello_fpga ឬ fpgadiag ដើម្បីអនុវត្តការធ្វើតេស្ត lpbk1 ។
  • របៀប NLB 3 AF៖ ទាមទារឧបករណ៍ប្រើប្រាស់ fpgadiag ដើម្បីអនុវត្តការធ្វើតេស្ត trupt អាន និងសរសេរ។
  • របៀប NLB 0 stp AF៖ ទាមទារឧបករណ៍ប្រើប្រាស់ hello_fpga ឬ fpgadiag ដើម្បីអនុវត្តការធ្វើតេស្ត lpbak1 ។
    ចំណាំ៖ nlb_mode_0_stp គឺជា AFU ដូចគ្នាទៅនឹង nlb_mode_0 ប៉ុន្តែជាមួយនឹងមុខងារបំបាត់កំហុស Signal Tap ត្រូវបានបើក។
    ឧបករណ៍ប្រើប្រាស់ fpgadiag និង hello_fpga ជួយ AF ដែលសមស្របក្នុងការធ្វើរោគវិនិច្ឆ័យ សាកល្បង និងរាយការណ៍លើផ្នែករឹង FPGA ។

សាជីវកម្ម Intel ។ រក្សា​រ​សិទ្ធ​គ្រប់យ៉ាង។ Intel, និមិត្តសញ្ញា Intel និងសញ្ញា Intel ផ្សេងទៀតគឺជាពាណិជ្ជសញ្ញារបស់ Intel Corporation ឬក្រុមហ៊ុនបុត្រសម្ព័ន្ធរបស់ខ្លួន។ Intel ធានាការអនុវត្តផលិតផល FPGA និង semiconductor របស់ខ្លួនទៅនឹងលក្ខណៈបច្ចេកទេសបច្ចុប្បន្នស្របតាមការធានាស្តង់ដាររបស់ Intel ប៉ុន្តែរក្សាសិទ្ធិក្នុងការផ្លាស់ប្តូរផលិតផល និងសេវាកម្មណាមួយនៅពេលណាមួយដោយមិនមានការជូនដំណឹងជាមុន។ Intel សន្មត់ថាគ្មានទំនួលខុសត្រូវ ឬការទទួលខុសត្រូវដែលកើតចេញពីកម្មវិធី ឬការប្រើប្រាស់ព័ត៌មាន ផលិតផល ឬសេវាកម្មណាមួយដែលបានពិពណ៌នានៅទីនេះ លើកលែងតែមានការយល់ព្រមជាលាយលក្ខណ៍អក្សរដោយ Intel ។ អតិថិជនរបស់ Intel ត្រូវបានណែនាំឱ្យទទួលបានកំណែចុងក្រោយបំផុតនៃការបញ្ជាក់ឧបករណ៍ មុនពេលពឹងផ្អែកលើព័ត៌មានដែលបានបោះពុម្ពផ្សាយណាមួយ និងមុនពេលធ្វើការបញ្ជាទិញផលិតផល ឬសេវាកម្ម។ * ឈ្មោះ និងម៉ាកផ្សេងទៀតអាចត្រូវបានទាមទារជាកម្មសិទ្ធិរបស់អ្នកដទៃ។

រូបភាពទី 1. Native Loopback (nlb_lpbk.sv) Top Level Wrapper

intel-Native-Loopback-Accelerator-Functional-Unit-(AFU)-1

តារាង 4. NLB Files

File ឈ្មោះ ការពិពណ៌នា
nlb_lpbk.sv រុំកម្រិតកំពូលសម្រាប់ NLB ដែលជម្រុញអ្នកស្នើសុំ និងអាជ្ញាកណ្តាល។
arbiter.sv បង្ហាញការសាកល្បង AF ។
Requestor.sv ទទួលយកសំណើពីអាជ្ញាកណ្តាល និងធ្វើទ្រង់ទ្រាយសំណើដោយយោងតាមការបញ្ជាក់របស់ CCI-P ។ ក៏អនុវត្តការគ្រប់គ្រងលំហូរផងដែរ។
nlb_csr.sv អនុវត្តការចុះឈ្មោះ 64-bit read/write Control and Status (CSR)។ ការចុះឈ្មោះគាំទ្រទាំងការអាន និងសរសេរ 32 ប៊ីត និង 64 ប៊ីត។
nlb_gram_sdp.sv អនុវត្ត RAM ច្រកពីរទូទៅដែលមានច្រកសរសេរមួយនិងច្រកអានមួយ។

NLB គឺជាការអនុវត្តឯកសារយោងនៃ AFU ដែលឆបគ្នាជាមួយ Intel Acceleration Stack សម្រាប់ Intel Xeon CPU ជាមួយនឹង FPGAs Core Cache Interface (CCI-P) Reference Manual។ មុខងារចម្បងរបស់ NLB គឺធ្វើឱ្យការតភ្ជាប់ម៉ាស៊ីនមានសុពលភាពដោយប្រើលំនាំចូលប្រើអង្គចងចាំផ្សេងៗគ្នា។ NLB ក៏វាស់កម្រិតបញ្ជូន និងការពន្យាពេលអាន/សរសេរផងដែរ។ ការធ្វើតេស្តកម្រិតបញ្ជូនមានជម្រើសដូចខាងក្រោមៈ

  • 100% អាន
  • 100% សរសេរ
  • 50% អាននិង 50% សរសេរ

ព័ត៌មានពាក់ព័ន្ធ

  • Intel Acceleration Stack មគ្គុទ្ទេសក៍ចាប់ផ្តើមរហ័សសម្រាប់ Intel Programmable Acceleration Card ជាមួយ Arria 10 GX FPGA
  • ជង់បង្កើនល្បឿនសម្រាប់ស៊ីភីយូ Intel Xeon ជាមួយ FPGAs Core Cache Interface (CCI-P) សៀវភៅណែនាំ
  • Intel Acceleration Stack មគ្គុទ្ទេសក៍ចាប់ផ្តើមរហ័សសម្រាប់ Intel FPGA Programmable Acceleration Card D5005

ការពិពណ៌នាអំពីការគ្រប់គ្រងរង្វិលជុំដើម និងស្ថានភាពចុះឈ្មោះ
តារាងទី 5. CSR ឈ្មោះ អាស័យដ្ឋាន និងការពិពណ៌នា

 អាសយដ្ឋានបៃ (OPAE) ពាក្យ អាស័យដ្ឋាន (CCI-P)  ការចូលប្រើ  ឈ្មោះ  ទទឹង  ការពិពណ៌នា
0x0000 0x0000 RO ឌីអេចអេ 64 បឋមកថាមុខងារឧបករណ៍ AF ។
0x0008 0x0002 RO AFU_ID_L 64 លេខសម្គាល់ AF ទាប។
0x0010 0x0004 RO AFU_ID_H 64 លេខសម្គាល់ AF ខ្ពស់។
0x0018 0x0006 Rsvd CSR_DFH_RSVD0 64 ការ​បម្រុង​ទុក​ជា​កាតព្វកិច្ច 0 ។
0x0020 0x0008 RO CSR_DFH_RSVD1 64 ការ​បម្រុង​ទុក​ជា​កាតព្វកិច្ច 1 ។
0x0100 0x0040 RW CSR_SCRATCHPAD0 64 ការចុះឈ្មោះ Scatchpad 0.
0x0108 0x0042 RW CSR_SCRATCHPAD1 64 ការចុះឈ្មោះ Scatchpad 2.
0x0110 0x0044 RW CSR_AFU_DSM_BASE L 32 បន្ថយអាសយដ្ឋានមូលដ្ឋាន AF DSM 32 ប៊ីត។ 6 ប៊ីតទាបគឺ 4 × 00 ពីព្រោះអាសយដ្ឋានត្រូវបានតម្រឹមទៅទំហំបន្ទាត់ឃ្លាំងសម្ងាត់ 64 បៃ។
0x0114 0x0045 RW CSR_AFU_DSM_BASE H 32 អាសយដ្ឋានមូលដ្ឋាន AF DSM 32 ប៊ីតខាងលើ។
0x0120 0x0048 RW CSR_SRC_ADDR 64 ចាប់ផ្តើមអាសយដ្ឋានរូបវន្តសម្រាប់សតិបណ្ដោះអាសន្នប្រភព។ សំណើដែលបានអានទាំងអស់កំណត់គោលដៅតំបន់នេះ។
0x0128 0x004A RW CSR_DST_ADDR 64 ចាប់ផ្តើមអាសយដ្ឋានរូបវន្តសម្រាប់សតិបណ្ដោះអាសន្នគោលដៅ។ សំណើសរសេរទាំងអស់កំណត់គោលដៅតំបន់នេះ។
0x0130 ០x៤ ស៊ី RW CSR_NUM_LINES 32 ចំនួនបន្ទាត់ឃ្លាំងសម្ងាត់។
0x0138 0x004 អ៊ី RW CSR_CTL 32 គ្រប់គ្រងលំហូរសាកល្បង ចាប់ផ្តើម បញ្ឈប់ បង្ខំឱ្យបញ្ចប់។
0x0140 0x0050 RW CSR_CFG 32 កំណត់ប៉ារ៉ាម៉ែត្រសាកល្បង។
0x0148 0x0052 RW CSR_INACT_THRESH 32 ដែនកំណត់កម្រិតអសកម្ម។
0x0150 0x0054 RW CSR_INTERRUPT0 32 SW បែងចែក Interrupt APIC ID និង Vector ទៅឧបករណ៍។
ផែនទីអុហ្វសិត DSM
0x0040 0x0010 RO DSM_STATUS 32 ស្ថានភាពសាកល្បង និងការចុះឈ្មោះកំហុស។

តារាងទី 6. CSR Bit Fields ជាមួយ Examples
តារាងនេះរាយបញ្ជីវាលប៊ីត CSR ដែលអាស្រ័យលើតម្លៃនៃ CSR_NUM_LINES, . នៅក្នុងអតីតampខាងក្រោម = ១៤.

ឈ្មោះ វាលប៊ីត ការចូលប្រើ ការពិពណ៌នា
CSR_SRC_ADDR [63:] RW 2^(N+6)MB បានតម្រឹមអាសយដ្ឋានចង្អុលទៅការចាប់ផ្តើមនៃសតិបណ្ដោះអាសន្នអាន។
[-1:0] RW 0x0 ។
CSR_DST_ADDR [63:] RW 2^(N+6)MB បានតម្រឹមអាសយដ្ឋានចង្អុលទៅការចាប់ផ្តើមនៃសតិបណ្ដោះអាសន្នសរសេរ។
[-1:0] RW 0x0 ។
CSR_NUM_LINES [31:] RW 0x0 ។
បន្ត…
ឈ្មោះ វាលប៊ីត ការចូលប្រើ ការពិពណ៌នា
  [-1:0] RW ចំនួនបន្ទាត់ឃ្លាំងសម្ងាត់ដែលត្រូវអាន ឬសរសេរ។ កម្រិតនេះអាចខុសគ្នាសម្រាប់ការធ្វើតេស្ត AF នីមួយៗ។

ចំណាំ៖ ត្រូវប្រាកដថាសតិបណ្ដោះអាសន្នប្រភព និងទិសដៅមានទំហំធំល្មមសម្រាប់ផ្ទុក បន្ទាត់ឃ្លាំងសម្ងាត់។

CSR_NUM_LINES គួរតែតិចជាង ឬស្មើនឹង .
សម្រាប់តម្លៃខាងក្រោម សន្មត់ =14. បន្ទាប់មក CSR_SRC_ADDR និង CSR_DST_ADDR ទទួលយក 2^20 (0x100000)។
CSR_SRC_ADDR [31:14] RW អាសយដ្ឋាន​តម្រឹម 1MB ។
[13:0] RW 0x0 ។
CSR_DST_ADDR [31:14] RW អាសយដ្ឋាន​តម្រឹម 1MB ។
[13:0] RW 0x0 ។
CSR_NUM_LINES [31:14] RW 0x0 ។
[13:0] RW ចំនួនបន្ទាត់ឃ្លាំងសម្ងាត់ដែលត្រូវអាន ឬសរសេរ។ កម្រិតនេះអាចខុសគ្នាសម្រាប់ការធ្វើតេស្ត AF នីមួយៗ។

ចំណាំ៖ ត្រូវប្រាកដថាសតិបណ្ដោះអាសន្នប្រភព និងទិសដៅមានទំហំធំល្មមសម្រាប់ផ្ទុក បន្ទាត់ឃ្លាំងសម្ងាត់។

តារាង 7. វាលប៊ីត CSR បន្ថែម

ឈ្មោះ វាលប៊ីត ការចូលប្រើ ការពិពណ៌នា
CSR_CTL [31:3] RW កក់ទុក។
[2] RW ការបញ្ចប់ការធ្វើតេស្តដោយបង្ខំ។ សរសេរទង់ការបញ្ចប់ការសាកល្បង និងការរាប់ដំណើរការផ្សេងទៀតទៅ csr_stat ។ បន្ទាប់ពីការបង្ខំឱ្យបញ្ចប់ការធ្វើតេស្ត ស្ថានភាពផ្នែករឹងគឺដូចគ្នាបេះបិទទៅនឹងការបញ្ចប់ការធ្វើតេស្តដោយមិនបង្ខំ។
[1] RW ចាប់ផ្តើមដំណើរការសាកល្បង។
[0] RW កំណត់ឡើងវិញនូវការធ្វើតេស្តទាបសកម្ម។ នៅពេលទាប ប៉ារ៉ាម៉ែត្រកំណត់រចនាសម្ព័ន្ធទាំងអស់ផ្លាស់ប្តូរទៅតម្លៃលំនាំដើមរបស់វា។
CSR_CFG [29] RW ការធ្វើតេស្ត cr_interrupt_testmode រំខាន។ បង្កើតការរំខាននៅចុងបញ្ចប់នៃការធ្វើតេស្តនីមួយៗ។
  [28] RW cr_interrupt_on_error ផ្ញើការរំខាននៅពេលមានកំហុស
      ការរកឃើញ។
  [27:20] RW cr_test_cfg កំណត់រចនាសម្ព័ន្ធឥរិយាបថនៃរបៀបសាកល្បងនីមួយៗ។
  [13:12] RW cr_chsel ជ្រើសរើសឆានែលនិម្មិត។
  [10:9] RW cr_rdsel កំណត់រចនាសម្ព័ន្ធប្រភេទសំណើអាន។ ការអ៊ិនកូដមាន
      តម្លៃត្រឹមត្រូវខាងក្រោម៖
      • 1'b00: RdLine_S
      • 2'b01: RdLine_I
      • 2'b11៖ របៀបចម្រុះ
  [8] RW cr_delay_en បើកការបញ្ចូលការពន្យាពេលចៃដន្យរវាងសំណើ។
  [6:5] RW កំណត់រចនាសម្ព័ន្ធរបៀបសាកល្បង, cr_multiCL-len ។ តម្លៃត្រឹមត្រូវគឺ 0,1, និង 3។
  [4:2] RW cr_mode កំណត់រចនាសម្ព័ន្ធរបៀបសាកល្បង។ តម្លៃខាងក្រោមមានសុពលភាព៖
      • 3'b000: LPBK1
      • 3'b001: អាន
      • 3'b010៖ សរសេរ
      • 3'b011: TRPUT
បន្ត…
ឈ្មោះ វាលប៊ីត ការចូលប្រើ ការពិពណ៌នា
      សម្រាប់ព័ត៌មានបន្ថែមអំពីរបៀបសាកល្បង សូមមើល របៀបសាកល្បង ប្រធានបទខាងក្រោម។
[1] RW c_cont ជ្រើសរើសការធ្វើតេស្តវិលជុំឬការបញ្ចប់ការធ្វើតេស្ត។

• នៅពេលដែល 1'b0 ការធ្វើតេស្តបញ្ចប់។ ធ្វើបច្ចុប្បន្នភាពស្ថានភាព CSR នៅពេល

ចំនួន CSR_NUM_LINES ត្រូវបានឈានដល់។

• នៅពេល 1'b1 ការធ្វើតេស្តវិលទៅកាន់អាសយដ្ឋានចាប់ផ្តើម បន្ទាប់ពីវាឈានដល់ចំនួន CSR_NUM_LINES ។ នៅក្នុងរបៀបវិលជុំ ការធ្វើតេស្តបញ្ចប់តែនៅពេលមានកំហុសប៉ុណ្ណោះ។
[0] RW cr_wrthru_en ប្តូររវាងប្រភេទសំណើ WrLine_I និង Wrline_M ។

• 1'b0: WrLine_M

• 1'b1៖ WrLine_I
CSR_INACT_THRESHOLD [31:0] RW ដែនកំណត់កម្រិតអសកម្ម។ រកឃើញរយៈពេលនៃតូបក្នុងអំឡុងពេលដំណើរការសាកល្បង។ រាប់ចំនួននៃវដ្តទំនេរជាប់គ្នា។ ប្រសិនបើភាពអសកម្មរាប់

> CSR_INACT_THRESHOLD គ្មានសំណើត្រូវបានផ្ញើ គ្មានការឆ្លើយតបទេ។

បានទទួល ហើយសញ្ញា inact_timeout ត្រូវបានកំណត់។ ការសរសេរលេខ 1 ទៅ CSR_CTL[1] ធ្វើឱ្យបញ្ជរនេះសកម្ម។
CSR_INTERRUPT0 [23:16] RW លេខវ៉ិចទ័ររំខានសម្រាប់ឧបករណ៍។
[15:0] RW apic_id គឺជា APIC OD សម្រាប់ឧបករណ៍។
DSM_STATUS [511:256] RO កំហុសក្នុងការទម្លាក់ទម្រង់បែបបទសាកល្បង។
[255:224] RO បញ្ចប់ លើស។
[223:192] RO ចាប់ផ្តើមលើស។
[191:160] RO ចំនួននៃការសរសេរ។
[159:128] RO ចំនួននៃការអាន។
[127:64] RO ចំនួននាឡិកា។
[63:32] RO ការចុះឈ្មោះកំហុសសាកល្បង។
[31:16] RO ប្រៀបធៀប និងផ្លាស់ប្តូរបញ្ជរជោគជ័យ។
[15:1] RO លេខសម្គាល់តែមួយគត់សម្រាប់ស្ថានភាព DSM នីមួយៗសរសេរ។
[0] RO ទង់បញ្ចប់ការសាកល្បង។

របៀបសាកល្បង
CSR_CFG[4:2] កំណត់រចនាសម្ព័ន្ធរបៀបសាកល្បង។ ការ​ធ្វើ​តេ​ស្ត​ទាំង​បួន​ខាង​ក្រោម​គឺ​អាច​រក​បាន​:

  • LPBK1៖ នេះគឺជាការធ្វើតេស្តចម្លងអង្គចងចាំ។ AF ចម្លង CSR_NUM_LINES ពីសតិបណ្ដោះអាសន្នប្រភពទៅសតិបណ្ដោះអាសន្នទិសដៅ។ នៅពេលបញ្ចប់ការសាកល្បង កម្មវិធីនឹងប្រៀបធៀបសតិបណ្ដោះអាសន្នប្រភព និងទិសដៅ។
  • អាន៖ ការធ្វើតេស្តនេះសង្កត់ធ្ងន់លើផ្លូវអាន និងវាស់វែងអានកម្រិតបញ្ជូន ឬភាពយឺតយ៉ាវ។ AF អាន CSR_NUM_LINES ចាប់ផ្តើមពី CSR_SRC_ADDR ។ នេះគ្រាន់តែជាការធ្វើតេស្តកម្រិតបញ្ជូន ឬភាពយឺតយ៉ាវប៉ុណ្ណោះ។ វាមិនផ្ទៀងផ្ទាត់ទិន្នន័យដែលបានអានទេ។
  • សរសេរ៖ ការធ្វើតេស្តនេះសង្កត់ធ្ងន់លើផ្លូវសរសេរ និងវាស់វែងសរសេរកម្រិតបញ្ជូន ឬភាពយឺតយ៉ាវ។ AF អាន CSR_NUM_LINES ចាប់ផ្តើមពី CSR_SRC_ADDR ។ នេះគ្រាន់តែជាការធ្វើតេស្តកម្រិតបញ្ជូន ឬភាពយឺតយ៉ាវប៉ុណ្ណោះ។ វាមិនផ្ទៀងផ្ទាត់ទិន្នន័យដែលបានសរសេរទេ។
  • TRPUT៖ ការធ្វើតេស្តនេះរួមបញ្ចូលគ្នានូវការអាន និងសរសេរ។ វាអាន CSR_NUM_LINES ចាប់ផ្តើមពីទីតាំង CSR_SRC_ADDR ហើយសរសេរ CSR_NUM_LINES ទៅ CSR_SRC_ADDR ។ វាក៏វាស់កម្រិតបញ្ជូនអាន និងសរសេរផងដែរ។ ការធ្វើតេស្តនេះមិនត្រួតពិនិត្យទិន្នន័យទេ។ ការអាន និងសរសេរមិនអាស្រ័យទេ។

តារាងខាងក្រោមបង្ហាញពីការអ៊ិនកូដ CSR_CFG សម្រាប់ការធ្វើតេស្តទាំងបួន។ តារាងនេះកំណត់ និង CSR_NUM_LINES, =14. អ្នកអាចផ្លាស់ប្តូរចំនួនបន្ទាត់ឃ្លាំងសម្ងាត់ដោយធ្វើបច្ចុប្បន្នភាពការចុះឈ្មោះ CSR_NUM_LINES ។

តារាង 8. របៀបសាកល្បង

ការធ្វើរោគវិនិច្ឆ័យ FPGA៖ fpgadiag
ឧបករណ៍ប្រើប្រាស់ fpgadiag រួមមានការធ្វើតេស្តជាច្រើនដើម្បីធ្វើរោគវិនិច្ឆ័យ សាកល្បង និងរាយការណ៍អំពីផ្នែករឹង FPGA ។ ប្រើឧបករណ៍ប្រើប្រាស់ fpgadiag ដើម្បីដំណើរការរបៀបសាកល្បងទាំងអស់។ សម្រាប់ព័ត៌មានបន្ថែមអំពីការប្រើឧបករណ៍ប្រើប្រាស់ fpgadiag សូមមើលផ្នែក fpgadiag ក្នុង Open Programmable Acceleration Engine (OPAE) មគ្គុទ្ទេសក៍ឧបករណ៍។

លំហូរតេស្ត NLB Mode0 Hello_FPGA

  1. កម្មវិធីចាប់ផ្តើមអង្គចងចាំស្ថានភាពឧបករណ៍ (DSM) ដល់សូន្យ។
  2. កម្មវិធីសរសេរអាសយដ្ឋាន DSM BASE ទៅ AFU ។ CSR Write(DSM_BASE_H), CSRWrite(DSM_BASE_L)
  3. កម្មវិធីរៀបចំសតិបណ្ដោះអាសន្នប្រភព និងទិសដៅ។ ការរៀបចំនេះគឺជាការសាកល្បងជាក់លាក់។
  4. កម្មវិធីសរសេរ CSR_CTL[2:0]= 0x1 ។ ការសរសេរនេះនាំមកនូវការធ្វើតេស្តចេញពីការកំណត់ឡើងវិញ និងចូលទៅក្នុងរបៀបកំណត់រចនាសម្ព័ន្ធ។ ការកំណត់រចនាសម្ព័ន្ធអាចដំណើរការបានតែនៅពេលដែល CSR_CTL[0]=1 & CSR_CTL[1]=1 ។
  5. កម្មវិធីកំណត់រចនាសម្ព័ន្ធប៉ារ៉ាម៉ែត្រតេស្តដូចជា src, destaddress, csr_cfg, num line និងដូច្នេះនៅលើ។
  6. កម្មវិធី CSR សរសេរ CSR_CTL[2:0]= 0x3 ។ AF ចាប់ផ្តើមដំណើរការសាកល្បង។
  7. ការបញ្ចប់ការធ្វើតេស្ត៖
    • Hardware បញ្ចប់នៅពេលការធ្វើតេស្តបញ្ចប់ ឬរកឃើញកំហុស។ នៅពេលបញ្ចប់ ផ្នែករឹង AF ធ្វើបច្ចុប្បន្នភាព DSM_STATUS ។ កម្មវិធីស្ទង់មតិ DSM_STATUS[31:0]==1 ដើម្បីរកមើលការបញ្ចប់ការធ្វើតេស្ត។
    • កម្មវិធីអាចបង្ខំឱ្យបញ្ចប់ការធ្វើតេស្តដោយការសរសេរ CSR សរសេរ CSR_CTL[2:0]=0x7 ។ Hardware AF ធ្វើបច្ចុប្បន្នភាព DSM_STATUS ។

ប្រវត្តិនៃការកែសម្រួលឯកសារសម្រាប់អង្គភាពមុខងារបង្កើនល្បឿនរង្វិលជុំដើមកំណើត (AFU) ការណែនាំអ្នកប្រើប្រាស់

កំណែឯកសារ ការបង្កើនល្បឿនរបស់ Intel កំណែជង់ ការផ្លាស់ប្តូរ
 2019.08.05 2.0 (គាំទ្រជាមួយ Intel

Quartus Prime Pro Edition

18.1.2) និង 1.2 (គាំទ្រជាមួយ

Intel Quartus Prime Pro Edition 17.1.1)

 បានបន្ថែមការគាំទ្រសម្រាប់វេទិកា Intel FPGA PAC D5005 នៅក្នុងការចេញផ្សាយបច្ចុប្បន្ន។
 2018.12.04 1.2 (គាំទ្រជាមួយ Intel

Quartus® Prime Pro Edition 17.1.1)

 ការចេញផ្សាយការថែទាំ។
  2018.08.06 1.1 (គាំទ្រជាមួយ Intel

Quartus Prime Pro Edition

17.1.1) និង 1.0 (គាំទ្រជាមួយ

Intel Quartus Prime Pro Edition 17.0.0)

 បានធ្វើបច្ចុប្បន្នភាពទីតាំងនៃកូដប្រភពសម្រាប់ NLB sample AFU ក្នុង NLB Sampមុខងារបង្កើនល្បឿន (AF) ផ្នែក។
 2018.04.11 1.0 (គាំទ្រជាមួយ Intel

Quartus Prime Pro Edition 17.0.0)

 ការចេញផ្សាយដំបូង។

សាជីវកម្ម Intel ។ រក្សា​រ​សិទ្ធ​គ្រប់យ៉ាង។ Intel, និមិត្តសញ្ញា Intel និងសញ្ញា Intel ផ្សេងទៀតគឺជាពាណិជ្ជសញ្ញារបស់ Intel Corporation ឬក្រុមហ៊ុនបុត្រសម្ព័ន្ធរបស់ខ្លួន។ Intel ធានាការអនុវត្តផលិតផល FPGA និង semiconductor របស់ខ្លួនទៅនឹងលក្ខណៈបច្ចេកទេសបច្ចុប្បន្នស្របតាមការធានាស្តង់ដាររបស់ Intel ប៉ុន្តែរក្សាសិទ្ធិក្នុងការផ្លាស់ប្តូរផលិតផល និងសេវាកម្មណាមួយនៅពេលណាមួយដោយមិនមានការជូនដំណឹងជាមុន។ Intel សន្មត់ថាគ្មានទំនួលខុសត្រូវ ឬការទទួលខុសត្រូវដែលកើតចេញពីកម្មវិធី ឬការប្រើប្រាស់ព័ត៌មាន ផលិតផល ឬសេវាកម្មណាមួយដែលបានពិពណ៌នានៅទីនេះ លើកលែងតែមានការយល់ព្រមជាលាយលក្ខណ៍អក្សរដោយ Intel ។ អតិថិជនរបស់ Intel ត្រូវបានណែនាំឱ្យទទួលបានកំណែចុងក្រោយបំផុតនៃការបញ្ជាក់ឧបករណ៍ មុនពេលពឹងផ្អែកលើព័ត៌មានដែលបានបោះពុម្ពផ្សាយណាមួយ និងមុនពេលធ្វើការបញ្ជាទិញផលិតផល ឬសេវាកម្ម។ * ឈ្មោះ និងម៉ាកផ្សេងទៀតអាចត្រូវបានទាមទារជាកម្មសិទ្ធិរបស់អ្នកដទៃ។

ឯកសារ/ធនធាន

អង្គភាពមុខងាររបស់ Intel Native Loopback Accelerator Functional (AFU) [pdf] ការណែនាំអ្នកប្រើប្រាស់
អង្គភាពមុខងារបង្កើនល្បឿនរង្វិលជុំដើម AFU, រង្វិលជុំដើមកំណើត អង្គភាពមុខងារបង្កើនល្បឿន AFU អង្គភាពមុខងារ AFU

ឯកសារយោង

ប្រកាសដែលពាក់ព័ន្ធ

ទុកមតិយោបល់

អាសយដ្ឋានអ៊ីមែលរបស់អ្នកនឹងមិនត្រូវបានផ្សព្វផ្សាយទេ។ វាលដែលត្រូវការត្រូវបានសម្គាល់ *