Používateľská príručka funkčnej jednotky (AFU) intel Native Loopback Accelerator

Obsah skryť

1 Funkčná jednotka intel Native Loopback Accelerator Functional Unit (AFU)

2 O tomto dokumente

3 Funkčná jednotka Native Loopback Accelerator Functional Unit (AFU)

4 História revízií dokumentu pre používateľskú príručku funkčnej jednotky Native Loopback Accelerator (AFU).

5 Dokumenty / zdroje

5.1 Referencie

6 Súvisiace príspevky

Funkčná jednotka intel Native Loopback Accelerator Functional Unit (AFU)

O tomto dokumente

dohovorov
Tabuľka 1. Konvencie dokumentov

dohovoru	Popis
#	Pred príkazom, ktorý označuje, že príkaz má byť zadaný ako root.
$	Označuje príkaz, ktorý má byť zadaný ako používateľ.
Toto písmo	Filemená, príkazy a kľúčové slová sú vytlačené týmto písmom. Dlhé príkazové riadky sú vytlačené týmto písmom. Hoci dlhé príkazové riadky sa môžu zalomiť na ďalší riadok, návrat nie je súčasťou príkazu; nestláčajte enter.
	Označuje, že zástupný text, ktorý sa objaví medzi lomenými zátvorkami, musí byť nahradený vhodnou hodnotou. Nevstupujte do uhlových zátvoriek.

Skratky
Tabuľka 2. Skratky

Skratky	Rozšírenie	Popis
AF	Funkcia akcelerátora	Kompilovaný obraz hardvérového akcelerátora implementovaný v logike FPGA, ktorý urýchľuje aplikáciu.
AFU	Funkčná jednotka akcelerátora	Hardvérový akcelerátor implementovaný v logike FPGA, ktorý prenáša výpočtovú operáciu pre aplikáciu z CPU na zlepšenie výkonu.
API	Aplikačné programové rozhranie	Sada definícií podprogramov, protokolov a nástrojov na vytváranie softvérových aplikácií.
ASE	Simulačné prostredie AFU	Spoločné simulačné prostredie, ktoré vám umožňuje používať rovnakú hostiteľskú aplikáciu a AF v simulačnom prostredí. ASE je súčasťou Intel® Acceleration Stack pre FPGA.
CCI-P	Rozhranie základnej vyrovnávacej pamäte	CCI-P je štandardné rozhranie AFU, ktoré sa používa na komunikáciu s hostiteľom.
CL	Linka vyrovnávacej pamäte	64-bajtový riadok vyrovnávacej pamäte
DFH	Hlavička funkcie zariadenia	Vytvorí prepojený zoznam hlavičiek funkcií s cieľom poskytnúť rozšíriteľný spôsob pridávania funkcií.
FIM	Správca rozhrania FPGA	Hardvér FPGA obsahujúci jednotku rozhrania FPGA (FIU) a externé rozhrania pre pamäť, sieť atď. Funkcia akcelerátora (AF) je v čase chodu prepojená s FIM.
FIU	Jednotka rozhrania FPGA	FIU je vrstva rozhrania platformy, ktorá funguje ako most medzi rozhraniami platformy ako PCIe*, UPI a rozhraniami na strane AFU, ako je CCI-P.
*pokračovanie…*

Intel Corporation. Všetky práva vyhradené. Intel, logo Intel a ďalšie značky Intel sú ochranné známky spoločnosti Intel Corporation alebo jej dcérskych spoločností. Spoločnosť Intel zaručuje výkon svojich FPGA a polovodičových produktov podľa aktuálnych špecifikácií v súlade so štandardnou zárukou spoločnosti Intel, ale vyhradzuje si právo kedykoľvek bez upozornenia zmeniť akékoľvek produkty a služby. Spoločnosť Intel nepreberá žiadnu zodpovednosť ani zodpovednosť vyplývajúcu z aplikácie alebo používania akýchkoľvek informácií, produktov alebo služieb opísaných v tomto dokumente, s výnimkou prípadov, keď to spoločnosť Intel výslovne písomne odsúhlasí. Zákazníkom spoločnosti Intel sa odporúča získať najnovšiu verziu špecifikácií zariadení skôr, ako sa budú spoliehať na akékoľvek zverejnené informácie a pred zadaním objednávky produktov alebo služieb. *Iné názvy a značky môžu byť majetkom iných.

Skratky	Rozšírenie	Popis
MPF	Továreň na vlastnosti pamäte	MPF je základný stavebný blok (BBB), ktorý môžu AFU použiť na poskytovanie operácií formovania prevádzky CCI-P pre transakcie s FIU.
Msg	Správa	Správa – kontrolné upozornenie
NLB	Native Loopback	NLB vykonáva čítanie a zápis na prepojenie CCI-P na testovanie konektivity a priepustnosti.
RdLine_I	Čítaný riadok je neplatný	Požiadavka na čítanie pamäte s nápovedou vyrovnávacej pamäte FPGA nastavenou na neplatnú. Linka nie je v FPGA cache, ale môže spôsobiť znečistenie FPGA cache. Poznámka: Cache tag sleduje stav požiadavky pre všetky nevybavené požiadavky na Intel Ultra Path Interconnect (Intel UPI). Preto, aj keď je RdLine_I po dokončení označený ako neplatný, spotrebúva vyrovnávaciu pamäť tag dočasne sledovať stav požiadavky cez UPI. Táto akcia môže viesť k vysťahovaniu linky cache, čo má za následok znečistenie cache. AdvantagPoužitie RdLine_I spočíva v tom, že nie je sledované adresárom CPU; tým zabraňuje snoopingu z CPU.
RdLine-S	Čítať riadok zdieľaný	Požiadavka na čítanie pamäte s nápovedou vyrovnávacej pamäte FPGA nastavenou na zdieľanú. Uskutoční sa pokus udržať ho vo vyrovnávacej pamäti FPGA v zdieľanom stave.
WrLine_I	Zápis riadku je neplatný	Požiadavka na zápis do pamäte s nápovedou vyrovnávacej pamäte FPGA nastavenou na hodnotu Neplatná. FIU zapisuje údaje bez úmyslu uchovávať údaje vo vyrovnávacej pamäti FPGA.
WrLine_M	Zápis riadku upravený	Požiadavka na zápis do pamäte s nápovedou vyrovnávacej pamäte FPGA nastavenou na možnosť Upravené. FIU zapíše dáta a ponechá ich v FPGA cache v upravenom stave.

Slovník zrýchlenia
Tabuľka 3. Acceleration Stack pre procesor Intel Xeon® s FPGA Slovník

Termín	Skratka	Popis
Intel Acceleration Stack pre procesor Intel Xeon® s FPGA	Zásobník zrýchlenia	Kolekcia softvéru, firmvéru a nástrojov, ktoré poskytujú výkonovo optimalizované pripojenie medzi Intel FPGA a procesorom Intel Xeon.
Intel FPGA Programmable Acceleration Card (Intel FPGA PAC)	Intel FPGA PAC	PCIe FPGA akceleračná karta. Obsahuje FPGA Interface Manager (FIM), ktorý sa spáruje s procesorom Intel Xeon cez zbernicu PCIe.

Funkčná jednotka Native Loopback Accelerator Functional Unit (AFU)

Native Loopback (NLB) AFU Overview

Spoločnosť NLB sampJednotky AFU obsahujú sadu Verilog a System Verilog files na testovanie čítania a zápisu pamäte, šírky pásma a latencie.

Tento balík obsahuje tri AFU, ktoré môžete zostaviť z rovnakého zdroja RTL. Vaša konfigurácia zdrojového kódu RTL vytvára tieto AFU.

NLB Sample Funkcia akcelerátora (AF)
$OPAE_PLATFORM_ROOT/hw/sampadresár les ukladá zdrojový kód pre nasledujúce NLBample AFU:

nlb_mode_0
nlb_mode_0_stp

nlb_mode_3

Poznámka: $DCP_LOC/hw/sampv adresári les sú uložené NLBample Zdrojový kód AFU pre balík vydania 1.0.

Pre pochopenie NLB sampŠtruktúra zdrojového kódu AFU a ako ho zostaviť nájdete v jednej z nasledujúcich príručiek pre rýchly štart (v závislosti od toho, ktorý Intel FPGA PAC používate):

Ak používate Intel PAC s Intel Arria® 10 GX FPGA, pozrite si Intel Programmable Acceleration Card s Intel Arria 10 GX FPGA.

Ak používate Intel FPGA PAC D5005, pozrite si príručku rýchleho spustenia Intel Acceleration Stack pre Intel FPGA Programmable Acceleration Card D5005.

Uvoľňovací balík poskytuje nasledujúce tri samplisty:

Režim NLB 0 AF: vyžaduje obslužný program hello_fpga alebo fpgadiag na vykonanie testu lpbk1.
NLB režim 3 AF: vyžaduje nástroj fpgadiag na vykonanie testov prerušenia, čítania a zápisu.

Režim NLB 0 stp AF: vyžaduje obslužný program hello_fpga alebo fpgadiag na vykonanie testu lpbak1.
Poznámka: nlb_mode_0_stp je rovnaký AFU ako nlb_mode_0, ale s povolenou funkciou ladenia signálu.
Nástroje fpgadiag a hello_fpga pomáhajú príslušnému AF diagnostikovať, testovať a hlásiť hardvér FPGA.

Obrázok 1. Native Loopback (nlb_lpbk.sv) Wrapper najvyššej úrovne

Tabuľka 4. NLB Files

File Meno	Popis
nlb_lpbk.sv	Obálka najvyššej úrovne pre NLB, ktorá vytvára inštanciu žiadateľa a arbitra.
arbiter.sv	Spustí test AF.
žiadateľ.sv	Prijíma požiadavky od rozhodcu a formátuje požiadavky podľa špecifikácie CCI-P. Tiež implementuje riadenie toku.
nlb_csr.sv	Implementuje 64-bitové čítacie/zápisové riadiace a stavové registre (CSR). Registre podporujú 32- aj 64-bitové čítanie a zápis.
nlb_gram_sdp.sv	Implementuje všeobecnú dvojportovú pamäť RAM s jedným portom na zápis a jedným portom na čítanie.

NLB je referenčná implementácia AFU kompatibilného s Intel Acceleration Stack pre Intel Xeon CPU s FPGA Core Cache Interface (CCI-P) Reference Manual. Primárnou funkciou NLB je overiť konektivitu hostiteľa pomocou rôznych vzorcov prístupu do pamäte. NLB meria aj šírku pásma a latenciu čítania/zápisu. Test šírky pásma má nasledujúce možnosti:

100% prečítané
100% píšte

50 % číta a 50 % píše

Súvisiace informácie

Sprievodca rýchlym štartom Intel Acceleration Stack pre programovateľnú akceleračnú kartu Intel s Arria 10 GX FPGA
Acceleration Stack pre procesor Intel Xeon s FPGA Core Cache Interface (CCI-P) Referenčná príručka

Sprievodca rýchlym štartom Intel Acceleration Stack pre Intel FPGA Programmable Acceleration Card D5005

Popisy natívneho riadenia spätnej slučky a stavového registra
Tabuľka 5. Názvy, adresy a popisy CSR

Bajtová adresa (OPAE)	Slovo Adresa (CCI-P)	Prístup	Meno	šírka	Popis
0x0000	0x0000	RO	DFH	64	Hlavička funkcie zariadenia AF.
0x0008	0x0002	RO	AFU_ID_L	64	Nízke ID AF.
0x0010	0x0004	RO	AFU_ID_H	64	AF ID vysoké.
0x0018	0x0006	Rsvd	CSR_DFH_RSVD0	64	Povinné rezervované 0.
0x0020	0x0008	RO	CSR_DFH_RSVD1	64	Povinné rezervované 1.
0x0100	0x0040	RW	CSR_SCRATCPAD0	64	Register zápisníka 0.
0x0108	0x0042	RW	CSR_SCRATCPAD1	64	Register zápisníka 2.
0x0110	0x0044	RW	CSR_AFU_DSM_BASE L	32	Nižšia 32-bitová základná adresa AF DSM. Spodných 6 bitov je 4×00, pretože adresa je zarovnaná s veľkosťou riadku vyrovnávacej pamäte 64 bajtov.
0x0114	0x0045	RW	CSR_AFU_DSM_BASE H	32	Horných 32 bitov základnej adresy AF DSM.
0x0120	0x0048	RW	CSR_SRC_ADDR	64	Spustiť fyzickú adresu pre zdrojovú vyrovnávaciu pamäť. Všetky žiadosti o čítanie sú zamerané na túto oblasť.
0x0128	0x004A	RW	CSR_DST_ADDR	64	Počiatočná fyzická adresa pre cieľovú vyrovnávaciu pamäť. Všetky žiadosti o zápis sú zamerané na túto oblasť
0x0130	0x004C	RW	CSR_NUM_LINES	32	Počet riadkov vyrovnávacej pamäte.
0x0138	0x004E	RW	CSR_CTL	32	Ovláda testovací tok, štart, stop, dokončenie sily.
0x0140	0x0050	RW	CSR_CFG	32	Konfiguruje parametre testu.
0x0148	0x0052	RW	CSR_INACT_THRESH	32	Hraničný limit nečinnosti.
0x0150	0x0054	RW	CSR_INTERRUPT0	32	SW prideľuje Interrupt APIC ID a Vector zariadeniu.
Ofsetová mapa DSM
0x0040	0x0010	RO	DSM_STATUS	32	Stav testu a register chýb.

Tabuľka 6. Bitové polia CSR s napramples
V tejto tabuľke sú uvedené bitové polia CSR, ktoré závisia od hodnoty CSR_NUM_LINES, . V example nižšie = 14.

Meno	Bitové pole	Prístup	Popis
CSR_SRC_ADDR	[63:]	RW	2^(N+6)MB zarovnaná adresa ukazuje na začiatok čítacej vyrovnávacej pamäte.
CSR_SRC_ADDR	[-1:0]	RW	0x0.
CSR_DST_ADDR	[63:]	RW	2^(N+6)MB zarovnaná adresa ukazuje na začiatok zapisovacej vyrovnávacej pamäte.
CSR_DST_ADDR	[-1:0]	RW	0x0.
CSR_NUM_LINES	[31:]	RW	0x0.
*pokračovanie…*

Meno	Bitové pole	Prístup	Popis
	[-1:0]	RW	Počet riadkov vyrovnávacej pamäte na čítanie alebo zápis. Tento prah môže byť odlišný pre každý test AF. Poznámka: Uistite sa, že zdrojové a cieľové vyrovnávacie pamäte sú dostatočne veľké, aby sa do nich zmestili riadky vyrovnávacej pamäte. CSR_NUM_LINES by malo byť menšie alebo rovné .
Pre nasledujúce hodnoty predpokladajme =14. Potom CSR_SRC_ADDR a CSR_DST_ADDR akceptujú 2^20 (0x100000).
CSR_SRC_ADDR	[31:14]	RW	1 MB zarovnaná adresa.
CSR_SRC_ADDR	[13:0]	RW	0x0.
CSR_DST_ADDR	[31:14]	RW	1 MB zarovnaná adresa.
CSR_DST_ADDR	[13:0]	RW	0x0.
CSR_NUM_LINES	[31:14]	RW	0x0.
CSR_NUM_LINES	[13:0]	RW	Počet riadkov vyrovnávacej pamäte na čítanie alebo zápis. Tento prah môže byť odlišný pre každý test AF. Poznámka: Uistite sa, že zdrojové a cieľové vyrovnávacie pamäte sú dostatočne veľké, aby sa do nich zmestili riadky vyrovnávacej pamäte.

Tabuľka 7. Ďalšie bitové polia CSR

Meno	Bitové pole	Prístup	Popis
CSR_CTL	[31:3]	RW	Rezervované.
	[2]	RW	Dokončenie testu sily. Zapíše príznak dokončenia testu a ďalšie počítadlá výkonu do csr_stat. Po vynútenom dokončení testu je stav hardvéru identický s nevynúteným dokončením testu.
	[1]	RW	Spustí vykonávanie testu.
	[0]	RW	Reset aktívneho nízkeho testu. Keď je nízka, všetky konfiguračné parametre sa zmenia na predvolené hodnoty.
CSR_CFG	[29]	RW	cr_interrupt_testmode testuje prerušenia. Na konci každého testu vygeneruje prerušenie.
	[28]	RW	cr_interrupt_on_error pošle prerušenie pri chybe
			detekcia.
	[27:20]	RW	cr_test_cfg konfiguruje správanie každého testovacieho režimu.
	[13:12]	RW	cr_chsel vyberie virtuálny kanál.
	[10:9]	RW	cr_rdsel konfiguruje typ požiadavky na čítanie. Kódovania majú
			nasledujúce platné hodnoty:
			• 1'b00: RdLine_S
			• 2'b01: RdLine_I
			• 2'b11: Zmiešaný režim
	[8]	RW	cr_delay_en umožňuje náhodné vkladanie oneskorenia medzi požiadavky.
	[6:5]	RW	Konfiguruje testovací režim,cr_multiCL-len. Platné hodnoty sú 0,1 a 3.
	[4:2]	RW	cr_mode, konfiguruje testovací režim. Platné sú nasledujúce hodnoty:
			• 3'b000: LPBK1
			• 3'b001: Prečítajte si
			• 3'b010: Napíšte
			• 3'b011: TRPUT
*pokračovanie…*

Meno	Bitové pole	Prístup	Popis
			Ďalšie informácie o testovacom režime nájdete v časti Testovacie režimy téma nižšie.
	[1]	RW	c_cont vyberie prevrátenie testu alebo ukončenie testu. • Keď je 1'b0, test sa ukončí. Aktualizuje stav CSR, keď Dosiahli ste počet CSR_NUM_LINES. • Keď je 1'b1, test sa po dosiahnutí počtu CSR_NUM_LINES vráti na počiatočnú adresu. V režime prevrátenia sa test ukončí iba pri chybe.
	[0]	RW	cr_wrthru_en prepína medzi typmi požiadaviek WrLine_I a Wrline_M. • 1'b0: WrLine_M • 1'b1: WrLine_I
CSR_INACT_THRESHOLD	[31:0]	RW	Hraničný limit nečinnosti. Zisťuje trvanie zaseknutia počas skúšobnej jazdy. Počíta počet po sebe idúcich cyklov nečinnosti. Ak sa počíta nečinnosť > CSR_INACT_THRESHOLD, neodosielajú sa žiadne požiadavky ani odpovede prijaté a nastaví sa signál inact_timeout. Zápis 1 do CSR_CTL[1] aktivuje toto počítadlo.
CSR_INTERRUPT0	[23:16]	RW	Číslo vektora prerušenia pre zariadenie.
CSR_INTERRUPT0	[15:0]	RW	apic_id je APIC OD pre zariadenie.
DSM_STATUS	[511:256]	RO	Chyba výpisu formulára Testovací režim.
	[255:224]	RO	Koniec Nad hlavou.
	[223:192]	RO	Začať nad hlavou.
	[191:160]	RO	Počet zápisov.
	[159:128]	RO	Počet prečítaní.
	[127:64]	RO	Počet hodín.
	[63:32]	RO	Otestujte register chýb.
	[31:16]	RO	Porovnajte a vymeňte počítadlo úspešnosti.
	[15:1]	RO	Jedinečné ID pre každý zápis stavu DSM.
	[0]	RO	Príznak dokončenia testu.

Testovacie režimy
CSR_CFG[4:2] konfiguruje testovací režim. K dispozícii sú nasledujúce štyri testy:

LPBK1: Toto je test kópie pamäte. AF skopíruje CSR_NUM_LINES zo zdrojovej vyrovnávacej pamäte do cieľovej vyrovnávacej pamäte. Po dokončení testu softvér porovná zdrojovú a cieľovú vyrovnávaciu pamäť.
Prečítajte si: Tento test kladie dôraz na cestu čítania a meria šírku pásma čítania alebo latenciu. AF číta CSR_NUM_LINES počnúc CSR_SRC_ADDR. Toto je len test šírky pásma alebo latencie. Neoveruje načítané údaje.
Napíšte: Tento test kladie dôraz na cestu zápisu a meria šírku pásma zápisu alebo latenciu. AF číta CSR_NUM_LINES počnúc CSR_SRC_ADDR. Toto je len test šírky pásma alebo latencie. Neoveruje zapísané údaje.
TRPUT: Tento test kombinuje čítanie a zápis. Číta CSR_NUM_LINES počnúc umiestnením CSR_SRC_ADDR a zapisuje CSR_NUM_LINES do CSR_SRC_ADDR. Meria tiež šírku pásma čítania a zápisu. Tento test nekontroluje údaje. Čítanie a zápis nemajú žiadnu závislosť

Nasledujúca tabuľka zobrazuje kódovanie CSR_CFG pre štyri testy. Táto tabuľka sady a CSR_NUM_LINES, =14. Počet riadkov vyrovnávacej pamäte môžete zmeniť aktualizáciou registra CSR_NUM_LINES.

Tabuľka 8. Testovacie režimy

Diagnostika FPGA: fpgadiag
Nástroj fpgadiag obsahuje niekoľko testov na diagnostiku, testovanie a podávanie správ o hardvéri FPGA. Na spustenie všetkých testovacích režimov použite nástroj fpgadiag. Ďalšie informácie o používaní pomôcky fpgadiag nájdete v časti fpgadiag v príručke nástrojov OPAE (Open Programmable Acceleration Engine).

NLB Mode0 Hello_FPGA Test Flow

Softvér inicializuje pamäť stavu zariadenia (DSM) na nulu.
Softvér zapíše adresu DSM BASE do AFU. CSR zápis (DSM_BASE_H), CSRWrite (DSM_BASE_L)
Softvér pripraví zdrojovú a cieľovú vyrovnávaciu pamäť. Tento prípravok je špecifický pre test.
Softvér zapíše CSR_CTL[2:0]= 0x1. Tento zápis prevedie test z resetu do konfiguračného režimu. Konfigurácia môže pokračovať len vtedy, keď CSR_CTL[0]=1 & CSR_CTL[1]=1.

Softvér konfiguruje parametre testu, ako sú src, destaddress, csr_cfg, počet riadkov atď.
Software CSR zapisuje CSR_CTL[2:0]= 0x3. AF začne vykonávať test.
Dokončenie testu:
- Hardvér sa dokončí po dokončení testu alebo po zistení chyby. Po dokončení hardvérové AF aktualizuje DSM_STATUS. Softvérové prieskumy DSM_STATUS[31:0]==1 na zistenie dokončenia testu.
- Softvér si môže vynútiť dokončenie testu zapísaním CSR zápisov CSR_CTL[2:0]=0x7. Hardvérové AF sa aktualizuje DSM_STATUS.

História revízií dokumentu pre používateľskú príručku funkčnej jednotky Native Loopback Accelerator (AFU).

Verzia dokumentu	Intel Acceleration Verzia zásobníka	Zmeny
2019.08.05	2.0 (podporuje Intel Edícia Quartus Prime Pro 18.1.2) a 1.2 (podporované s Intel Quartus Prime Pro Edition 17.1.1)	V aktuálnom vydaní bola pridaná podpora pre platformu Intel FPGA PAC D5005.
2018.12.04	1.2 (podporuje Intel Quartus® Prime Pro Edition 17.1.1)	Uvoľnenie údržby.
2018.08.06	1.1 (podporuje Intel Edícia Quartus Prime Pro 17.1.1) a 1.0 (podporované s Intel Quartus Prime Pro Edition 17.0.0)	Aktualizované umiestnenie zdrojového kódu pre NLB sample AFU v NLB Sample Funkcia akcelerátora (AF) oddiele.
2018.04.11	1.0 (podporuje Intel Quartus Prime Pro Edition 17.0.0)	Prvotné uvoľnenie.

Dokumenty / zdroje

Funkčná jednotka intel Native Loopback Accelerator Functional Unit (AFU) [pdf] Používateľská príručka
Funkčná jednotka AFU natívneho akcelerátora spätnej väzby, natívna spätná väzba, funkčná jednotka akcelerátora AFU, funkčná jednotka AFU

Referencie

Používateľská príručka