תוכנת סביבה סימולציית יחידה פונקציונלית
מדריך למשתמש

על מסמך זה

מסמך זה מתאר כיצד לדמות כample Accelerator Functional Unit (AFU) באמצעות אינטל
סביבת סימולציה של יחידה תפקודית (AFU) של Accelerator Functional Unit (ASE). עיין במדריך למשתמש של Intel Accelerator Functional Unit (AFU) Simulation Environment (ASE) לקבלת פרטים מקיפים על יכולות ASE וארכיטקטורה פנימית.
סביבת סימולציית יחידה פונקציונלית של Intel Accelerator Functional Unit (AFU) היא סביבת הדמיית חומרה ותוכנה משותפת עבור כל כרטיס האצה של Intel FPGA Programmable® (Intel FPGA PAC). סביבת הדמיית תוכנה משותפת זו תומכת כעת ברכיבי Intel FPGA PAC הבאים: 10 GX FPGA

• כרטיס האצה לתכנות Intel FPGA D5005
• כרטיס האצה הניתן לתכנות של אינטל עם Intel Arria®
  ה-ASE מספק מודל עסקה עבור פרוטוקול Core Cache Interface (CCI-P) ומודל זיכרון עבור הזיכרון המקומי המחובר ל-FPGA.
  ה-ASE גם מאמת את תאימות היחידה הפונקציונלית של Accelerator Functional Unit (AFU) לפרוטוקולים וממשקי ה-API הבאים:
• מפרט פרוטוקול CCI-P
• האבאלון
  מפרט ממשק ממופה זיכרון (Avalon-MM).
• מנוע האצה הפתוח לתכנות (OPAE)®

טבלה 1. מחסנית תאוצה עבור Intel Xeon® CPU עם FPGAs מילון מונחים

מוּנָח	נוֹטָרִיקוֹן	תֵאוּר
Intel Acceleration Stack עבור Intel Xeon® CPU עם FPGAs	מחסנית תאוצה	אוסף של תוכנות, קושחה וכלים המספקים קישוריות אופטימלית לביצועים בין Intel FPGA למעבד Intel Xeon.
כרטיס האצה לתכנות אינטל FPGA (Intel FPGA PAC)	אינטל FPGA PAC	כרטיס מאיץ PCIe* FPGA. מכיל מנהל ממשק FPGA (FIM) שמתאים למעבד Intel Xeon דרך אפיק PCIe.
Intel Xeon Scalable Platform עם FPGA משולב	פלטפורמת FPGA משולבת	פלטפורמת Intel Xeon plus FPGA עם Intel Xeon ו-FPGA בחבילה אחת ושיתוף מטמון קוהרנטי של זיכרון באמצעות Ultra Path Interconnect (UPI).

מידע קשור
מדריך למשתמש של Intel Accelerator Functional Unit (AFU) Simulation Environment (ASE).

תאגיד אינטל. כל הזכויות שמורות. Intel, הלוגו של Intel וסימני Intel אחרים הם סימנים מסחריים של Intel Corporation או של חברות הבת שלה. אינטל מתחייבת לביצועים של מוצרי ה-FPGA והמוליכים למחצה שלה למפרטים הנוכחיים בהתאם לאחריות הסטנדרטית של אינטל, אך שומרת לעצמה את הזכות לבצע שינויים בכל מוצר ושירות בכל עת ללא הודעה מוקדמת. אינטל אינה נושאת באחריות או חבות הנובעת מהיישום או השימוש בכל מידע, מוצר או שירות המתוארים כאן, למעט כפי שהוסכם במפורש בכתב על ידי אינטל. ללקוחות אינטל מומלץ להשיג את הגרסה העדכנית ביותר של מפרטי המכשיר לפני הסתמכות על מידע שפורסם ולפני ביצוע הזמנות של מוצרים או שירותים.
*שמות ומותגים אחרים עשויים להיטען כרכושם של אחרים.
ISO 9001:2015 רשום

דרישות מערכת

להלן דרישות המערכת עבור Intel Accelerator Functional Unit (AFU) Simulation Environment (ASE)::

• מערכת הפעלה 64 סיביות לינוקס. מהדורה זו אימתה את מערכות ההפעלה הבאות:
  — עבור Intel FPGA PAC D5005:
• RHEL 7.6 עם Kernel 3.10.0-957
  — עבור Intel PAC עם Intel Arria 10 GX FPGA:
• RHEL 7.6 עם Kernel 3.10.0-957
• אובונטו 18.04 עם Kernel 4.15
• אחד מהסימולטורים הבאים:
  — סימולטור Synopsys* VCS-MX-64-SP2016.06-2 RTL 1 סיביות
  — 64-bit Mentor Graphics* Modelsim SE Simulator (גרסה 10.5c)
  - 64-bit Mentor Graphics QuestaSim Simulator (גרסה 10.5c)
• מהדר C: GCC 4.7.0 ומעלה
• CMake: גרסה 2.8.12 ומעלה
• ספריית גנו C: גרסה 2.17 ומעלה
• פייתון: גרסה 2.7
• תוכנת Intel Quartus® Prime Pro Edition גרסה 19.2 (1)

הגדרת הסביבה

עליך להגדיר את סביבת הסימולציה שלך ולהתקין את תוכנת OPAE לפני הפעלת ה-ASE.

1. הגדר את משתני הסביבה הבאים עבור תוכנת הסימולציה שלך:
   • עבור VCS:
   $ export VCS_HOME=
   $ export PATH=$VCS_HOME/bin:$PATH
   מבנה ספריית ההתקנה של VCS הוא כדלקמן:
   ודא שלמערכת שלך יש רישיון VCS תקף.
   • עבור Modelsim SE/QuestaSim:
   $ ייצוא MTI_HOME=
   $ export PATH=$MTI_HOME/linux_x86_64/:$MTI_HOME/bin/:$PATH
   מבנה ספריות ההתקנה של Modelsim/Questa הוא כדלקמן:
   ודא שלמערכת שלך יש רישיון Modelsim SE/QuestaSim תקף.
   • עבור Intel Quartus Prime Pro Edition:
   $ ייצוא QUARTUS_HOME=
   מבנה ספריית ההתקנה של Intel Quartus Prime הוא כדלקמן:
   הוסף את משתנה הסביבה כדי לבדוק את רישיון Modelsim:
   $ ייצוא MGLS_LICENSE_FILE=
2. יְצוּא:
   $ ייצוא LM_LICENSE_FILE=
3.  חלץ את ארכיון זמן הריצה file, והתקן ספריות OPAE, בינאריות, כולל files, וספריות ASE כמתואר בסעיף: התקנת חבילת התוכנה OPAE במדריך למשתמש מהיר של Intel Acceleration Stack המתאים עבור Intel FPGA PAC שלך.

הסביבה שלך חייבת להיות מוגדרת כהלכה כדי להגדיר ולבנות AFU. בפרט, עליך להתקין את ערכת פיתוח התוכנה של OPAE (SDK) כראוי. סקריפטים של OPAE SDK חייבים להיות ב-PATH ולכלול files וספריות שחייבות להיות זמינות למהדר C. בנוסף, עליך לוודא שמשתנה הסביבה OPAE_PLATFORM_ROOT מוגדר. ראה התקנת חבילת התוכנה OPAE למידע נוסף.
כדי להבטיח ש-OPAE SDK ו-ASE מותקנים כהלכה, במעטפת, אשר שה-PATH שלך כולל afu_sim_setup. ה-afu_sim_setup צריך להיות בספריית /usr/bin או ב אם בנית את OPAE מהמקור files.

מידע קשור

• מדריך למשתמש של Intel Accelerator Functional Unit (AFU) Simulation Environment (ASE).
• התקנת חבילת התוכנה OPAE
  עבור Intel PAC עם Intel Arria 10 GX FPGA.
• התקנת חבילת התוכנה OPAE עבור Intel FPGA PAC D5005.

הדמיית hello_afu במצב שרת-לקוח

האקסית hello_afuample היא תבנית AFU פשוטה המדגימה את ממשק CCI-P הראשי. ה-RTL עומד בדרישות המינימום של AFU, ומגיב לקריאות I/O ממפות זיכרון כדי להחזיר את כותרת תכונת ההתקן ואת ה-UUID של ה-AFU.
איור 1. hello_afu עץ ספריות

פֶּתֶק:
מסמך זה משתמשample> להתייחס לאקסampספריית העיצוב, כגון hello_afu באיור למעלה.
התוכנה מדגימה את הדרישות המינימליות לחיבור ל-FPGA באמצעות OPAE. ה-RTL מדגים את דרישות המינימום כדי לספק את נהג ה-OPAE ואת ה-hello_afu לשעברampהתוכנה.
filelist.txt מציין את files עבור סימולציה וסינתזה RTL.
כדי להגדיר ולבנות בהצלחה את s AFUamples, הסביבה שלך חייבת להיות מוגדרת כהלכה, כמתואר בהגדרת הסביבה.

מידע קשור

• מדריך למשתמש של Intel Accelerator Functional Unit (AFU) Simulation Environment (ASE).
• הגדרת הסביבה בעמוד 5

פיתוח AFUs עם OPAE SDK
במדריך המפתחים ליחידה פונקציונלית של Accelerator Functional Unit (AFU).

4.1. סימולציה במצב שרת-לקוח

האקס הבאample flow מציג את הסקריפטים הבסיסיים של ASE. אתה יכול לדמות את כל האקסamples עם ה-ASE, מלבד eth_e2e_e10 ו-eth_e2e_e40.
ההדמיה דורשת שני תהליכי תוכנה: תהליך אחד לסימולציית RTL ותהליך שני להפעלת התוכנה המחוברת. כדי לבנות סביבת הדמיית RTL, הפעל את הפעולות הבאות ב-$OPAE_PLATFORM_ROOT/hw/samples/hello_afu:
$ afu_sim_setup –source hw/rtl/filelist.txt build_sim
פקודה זו בונה סביבת ASE בספריית המשנה build_sim.
כדי לבנות ולהפעיל את הסימולטור:
$ cd build_sim
$ לעשות
$ לעשות סים
הסימולטור מדפיס הודעה שהוא מוכן לסימולציה. הוא גם מדפיס הודעה המבקשת ממך להגדיר את משתנה הסביבה ASE_WORKDIR.
פתח מעטפת נוספת להדמיית תוכנה. עליך לוודא להגדיר את משתנה הסביבה OPAE_PLATFORM_ROOT.
כדי לבנות ולהפעיל את התוכנה במעטפת החדשה:
$ CD $OPAE_PLATFORM_ROOT
$ export ASE_WORKDIR=$OPAE_PLATFORM_ROOT/hw/samples/hello_afu/build_sim/work
$ CD $OPAE_PLATFORM_ROOT/hw/samples/hello_afu/sw
$ לעשות נקי
$ make USE_ASE=1
$ ./hello_afu

פֶּתֶק:
שם הנתיב הספציפי עבור ASE_WORKDIR עשוי להשתנות. השתמש בשם הנתיב שסופק בהנחיית הסימולטור.
התוכנה והסימולטור פועלים, רושמים עסקאות ויוצאים.

4.1.1. יומן סימולציה Files
ספריית העבודה של הסימולציה מאחסנת את צורת הגל, עסקאות CCI-P ויומן הסימולציה files.
השלם את השלבים הבאים כדי view מסד הנתונים של צורות הגל:

1. שנה לספרייה שבה ביצעת את הפקודה make sim.
2. סוּג:
   $ לעשות גל
   הפקודה make wave מפעילה את צורת הגל viewאה.

4.1.2. הצהרות עיצוב
הבא file וספריות מגדירות את הדמיית AFU:

• $OPAE_PLATFORM_ROOT/hw/samples/ample>/hw/rtl/filelist.txt מציין מקורות RTL.
• <AFU example> הוא האקסampהמדריך כפי שמוצג באיור עץ המדריך של hello_afu.
• filelist.txt מציג רשימה של SystemVerilog, VHDL ו-AFU JavaScript Object Notation (.json) file.
• ה-AFU .json מתאר את הממשקים שה-AFU דורש. זה כולל גם UUID לזיהוי ה-AFU לאחר הורדה ל-FPGA.
• hw/rtl/hello_afu.json מגדיר את ccip_std_afu כממשק ברמה העליונה על ידי הגדרת afu-top-interface ל-ccip_std_afu. ccip_std_afu הוא ממשק CCI-P הבסיסי הכולל שעונים, איפוס ומבני CCI-P TX ו-RX. אקס מתקדם יותרamples מגדירים אפשרויות ממשק אחרות.
• ה-.json file מצהיר ה-AFU UUID. סקריפט OPAE יוצר את ה-UUID. ה-RTL טוען את ה-UUID מ-afu_json_info.vh.
• sw/Makefile יוצר afu_json_info.h. התוכנה טוענת את ה-UUID מ-afu_json_info.h.

4.1.3. פתרון תקלות הדמיית שרת-לקוח
אם הפקודה afu_sim_setup נכשלת, אשר כי:

• afu_sim_setup נמצא ב-PATH שלך. afu_sim_setup צריך להיות ב- /usr/bin או in אם בנית OPAE מהמקור files.
• מותקנת אצלך Python גרסה 2.7 ומעלה.

אם אינך מסוגל לבנות ולהפעיל את הסימולטור, סביר להניח שלא התקנת את כלי הדמיית RTL כראוי.
כאשר אתה מנסה לבנות ולהפעיל את התוכנה, אם אתה רואה הודעת "שגיאה בספירת AFCs", השמטת את ההגדרה USE_ASE=1 בשורת הפקודה make. התוכנה מחפשת מכשיר FPGA פיזי. כדי לשחזר, חזור על השלבים מהפקודה make clean.

AFU Examples

טבלה 2.
AFU Examples
כל AFU לשעברample כולל README מפורט file, מתן תיאור תפעולי והערות כיצד לדמות את התכנון. להבנה מלאה של תהליך הסימולציה, מחדשview ה- README file בכל AFU example.

AFU	תֵאוּר
hello_mem_afu	hello_mem_afu מדגים AFU שבונה מכונת מצב פשוטה לגישה לזיכרון. מכונת המצב מסוגלת לקבל מספר דפוסי גישה לזיכרון מקומי המחובר ישירות לפיני FPGA, כגון DDR4 DIMMs. זיכרון זה נבדל מהזיכרון המארח שאליו ניתן לגשת דרך CCI-P. המארח מנהל את מכונת המצבים של הבקר hello_mem_afu באמצעות בקשות קלט/פלט (MMIO) ממפות זיכרון לשליטה ואוגרי סטטוס (CSR).
hello_intr_afu	hello_intr_afu מדגים את תכונת הפסקת היישום ב-ASE.
DMA an f1.1 (2) _	dma_afu מדגים אבן בניין בסיסית של DMA עבור העברות זיכרון מארח ל-FPGA, FPGA למארח ו-FPGA ל-FPGA. בעת הדמיית AFU זה, גודל המאגר המשמש להעברת DMA קטן כדי לשמור על זמן הסימולציה סביר. למידע נוסף, עיין במדריך למשתמש של DMA Accelerator Functional Unit (AFU).
nlb_mode_O	nlb_mode_O היא מערכת CCI-P המדגימה את מבחן העתקת הזיכרון. $0PAE_PLATFORM_ROOT/ sw/opae—cre/ease number>/sample/hello_fpga . c כולל nlb_mode_0.
	$ sh regress.sh -a -r rtl_sim -s < vcslmodelsimlquesta > [-i ) -ב
streaming_dma	streaming_dma מדגים כיצד להעביר נתונים בין זיכרון מארח ליציאת זרימת FPGA. למידע נוסף, עיין במדריך למשתמש של היחידה הפונקציונלית של מאיץ DMA (AFU).
שלום_אפו	hel lo_a fu הוא AFU פשוט המדגים את ממשק CCI-P הראשי. ה-RTL עומד בדרישות המינימליות של AFU, ומגיב לקריאות MMIO כדי להחזיר את כותרת תכונת המכשיר ואת ה-UUID של ה-AFU.

מידע קשור

• מדריך למשתמש של יחידת מאיץ DMA (AFU).
  למידע על איך להדר ולהפעיל את dma_afu ב-Intel PAC שלך עם Intel Arria 10 GX FPGA.
• מדריך למשתמש של יחידה פונקציונלית מאיץ DMA (AFU).
  למידע על אופן קומפילציה וביצוע של streaming_dma_afu ב-Intel PAC שלך עם Intel Arria 10 GX FPGA.
• מדריך למשתמש של יחידה פונקציונלית מאיץ DMA: כרטיס האצה לתכנות Intel FPGA D5005
  למידע על אופן הקומפילציה וביצוע של dma_afu ב-Intel FPGA PAC D5005.
• מדריך למשתמש של יחידה פונקציונלית מאיץ DMA: כרטיס האצה הניתן לתכנות Intel FPGA D5005
  למידע על אופן הקומפילציה וביצוע של dma_afu ב-Intel FPGA PAC D5005.

פתרון בעיות

אם השגיאה הבאה מופיעה במהלך הסימולציה, תקן אותה על ידי ביצוע השלבים שלהלן.
הודעת שגיאה
# [SIM] כנראה שמופע ASE עדיין פועל בספרייה הנוכחית!
# [SIM] בדוק אם יש PID 28816
# [SIM] הסימולציה תצא... אתה יכול להשתמש ב-SIGKILL כדי להרוג את תהליך הסימולציה.
# [SIM] בדוק גם אם .ase_ready.pid file מוסר לפני שתמשיך. פִּתָרוֹן

1. הקלד kill ase_simv כדי להרוג תהליכי סימולציה של זומבים ולהסיר כל זמני fileנשאר מאחור על ידי תהליכי סימולציה כושלים או נעילות.
2. מחק את ה-.ase_ready.pid file, נמצא בספריית $ASE_WORKDIR.

מדריך למשתמש התחלה מהירה של ASE Archives

גרסת Intel Acceleration Stack	מדריך למשתמש
2.0	Intel Accelerator Functional Unit (AFU) Simulation Environment (ASE) מדריך למשתמש מהיר
1.	Intel Accelerator Functional Unit (AFU) Simulation Environment (ASE) מדריך למשתמש מהיר
1.	Intel Accelerator Functional Unit (AFU) Simulation Environment (ASE) מדריך למשתמש מהיר
1.0	Intel Accelerator Functional Unit (AFU) Simulation Environment (ASE) מדריך למשתמש מהיר

היסטוריית תיקונים של מסמך עבור מדריך למשתמש מהיר של ASE

גרסת מסמך	גרסת Intel Acceleration Stack	שינויים
2020.03.06	1.2.1 ו-2.0.1	עדכן את הדברים הבאים: • דרישות מערכת
2019.08.05	2.0	• עודכן את גרסת Intel Quartus Prime Pro Edition בדרישות המערכת. • הוסיף את ה-hello_afu ב-AFU Examples. • הוסר מידע על הדמיה במצב רגרסיה. • נוסף קטע חדש: ארכיון מדריך למשתמש מהירה של ASE.
2018.12.04	1.	נוספה תמיכה באובונטו.
2018.08.06	1.	עדכנו את דרישות המערכת, מבנה הספריות והמתאים fileשמות.
2018.04.10	1.0	שחרור ראשוני.

683200 | 2020.03.06
שלח משוב

מסמכים / משאבים

Intel Accelerator Functional Unit Simulation Environment Software [pdfמדריך למשתמש מאיץ יחידה פונקציונלית, תוכנת סביבה סימולציה, אקסלרטור סביבת סימולציה של יחידה פונקציונלית, תוכנה, תוכנת אקסלרטור פונקציונלי סביבה סימולציה תוכנה

הפניות

• מדריך למשתמש