Функцыянальны блок intel Native Loopback Accelerator (AFU)

Аб гэтым дакуменце

Умоўнасці
Табліца 1. Умоўныя пагадненні ў дакументах

Канвенцыя	Апісанне
#	Папярэднічае камандзе, якая паказвае, што каманда павінна быць уведзена як root.
$	Паказвае, што каманда павінна быць уведзена як карыстальнік.
Гэты шрыфт	Fileімёны, каманды і ключавыя словы друкуюцца гэтым шрыфтам. Гэтым шрыфтам друкуюцца доўгія камандныя радкі. Хоць доўгія камандныя радкі могуць пераходзіць у наступны радок, вяртанне не з'яўляецца часткай каманды; не націскайце enter.
	Паказвае, што тэкст-запаўняльнік, які з'яўляецца паміж вуглавымі дужкамі, павінен быць заменены адпаведным значэннем. Не ўводзьце вуглавыя дужкі.

Скарачэнні
Табліца 2. Скарачэнні

Скарачэнні	Пашырэнне	Апісанне
AF	Функцыя паскаральніка	Скампіляваны апаратны паскаральнік, рэалізаваны ў логіцы FPGA, які паскарае прыкладанне.
АФУ	Функцыянальны блок паскаральніка	Апаратны паскаральнік, рэалізаваны ў логіцы FPGA, якая здымае вылічальную аперацыю для прыкладання з працэсара для павышэння прадукцыйнасці.
API	Інтэрфейс прыкладнога праграмавання	Набор азначэнняў падпраграм, пратаколаў і інструментаў для стварэння праграмных прыкладанняў.
АСЭ	Асяроддзе мадэлявання AFU	Асяроддзе сумеснага мадэлявання, якое дазваляе выкарыстоўваць адно і тое ж хост-прыкладанне і AF у асяроддзі мадэлявання. ASE з'яўляецца часткай Intel® Acceleration Stack для FPGA.
CCI-P	Інтэрфейс ядра кэша	CCI-P - гэта стандартны інтэрфейс AFU, які выкарыстоўваецца для сувязі з хостам.
CL	Лінія кэша	64-байтны радок кэша
DFH	Загаловак функцыі прылады	Стварае звязаны спіс загалоўкаў функцый, каб забяспечыць пашыральны спосаб дадання функцый.
FIM	Менеджэр інтэрфейсу FPGA	Апаратнае забеспячэнне FPGA, якое змяшчае блок інтэрфейсу FPGA (FIU) і знешнія інтэрфейсы для памяці, сеткі і г.д. Функцыя паскаральніка (AF) узаемадзейнічае з FIM падчас выканання.
ПФР	Блок інтэрфейсу FPGA	FIU - гэта ўзровень інтэрфейсу платформы, які дзейнічае як мост паміж інтэрфейсамі платформы, такімі як PCIe*, UPI і інтэрфейсамі на баку AFU, такімі як CCI-P.
працяг...

Карпарацыя Intel. Усе правы ахоўваюцца. Intel, лагатып Intel і іншыя знакі Intel з'яўляюцца гандлёвымі маркамі карпарацыі Intel або яе даччыных кампаній. Intel гарантуе прадукцыйнасць сваёй FPGA і паўправадніковай прадукцыі ў адпаведнасці з бягучымі спецыфікацыямі ў адпаведнасці са стандартнай гарантыяй Intel, але пакідае за сабой права ўносіць змены ў любыя прадукты і паслугі ў любы час без папярэдняга паведамлення. Intel не нясе ніякай адказнасці або абавязацельстваў, якія вынікаюць з прымянення або выкарыстання любой інфармацыі, прадукту або паслугі, апісаных тут, за выключэннем выпадкаў, прама ўзгодненых Intel у пісьмовай форме. Кліентам Intel рэкамендуецца атрымаць апошнюю версію спецыфікацый прылады, перш чым спадзявацца на любую апублікаваную інфармацыю і перад размяшчэннем заказаў на прадукты ці паслугі. *Іншыя назвы і брэнды могуць быць заяўлены як уласнасць іншых.

Скарачэнні	Пашырэнне	Апісанне
MPF	Memory Properties Factory	MPF - гэта асноўны будаўнічы блок (BBB), які AFU могуць выкарыстоўваць для забеспячэння аперацый па фарміраванні трафіку CCI-P для транзакцый з ПФР.
Паведамленне	паведамленне	Паведамленне – кантрольнае паведамленне
НББ	Родная пятлевая	NLB выконвае чытанне і запіс у спасылку CCI-P для праверкі падключэння і прапускной здольнасці.
RdLine_I	Няправільны прачытаны радок	Запыт на чытанне памяці з несапраўднай падказкай кэша FPGA. Радок не кэшуецца ў FPGA, але можа выклікаць забруджванне кэша FPGA. Заўвага: Кэш tag адсочвае статус запытаў для ўсіх невыкананых запытаў на Intel Ultra Path Interconnect (Intel UPI). Такім чынам, нават калі RdLine_I пазначаны як несапраўдны пасля завяршэння, ён спажывае кэш tag часова адсочваць статус запыту праз UPI. Гэта дзеянне можа прывесці да выдалення радка кэша, што прывядзе да забруджвання кэша. АвансtagВыкарыстанне RdLine_I заключаецца ў тым, што ён не адсочваецца каталогам ЦП; такім чынам, гэта прадухіляе адсочванне працэсара.
RdLine-S	Прачытайце агульны радок	Запыт на чытанне памяці з падказкай кэша FPGA, усталяванай у агульны доступ. Робіцца спроба захаваць яго ў кэшы FPGA у агульным стане.
WrLine_I	Няправільны радок запісу	Запыт запісу ў памяць з падказкай кэша FPGA, усталяванай у несапраўднае. ПФР запісвае дадзеныя без намеру захоўваць іх у кэшы FPGA.
WrLine_M	Напісаць радок зменены	Запыт запісу ў памяць, з падказкай кэша FPGA, усталяванай на Modified. ПФР запісвае дадзеныя і пакідае іх у кэшы FPGA ў змененым стане.

Гласарый паскарэння
Табліца 3. Стэк паскарэння для працэсара Intel Xeon® з FPGA Гласарый

тэрмін	Абрэвіятура	Апісанне
Стэк паскарэння Intel для працэсара Intel Xeon® з FPGA	Стэк паскарэння	Калекцыя праграмнага забеспячэння, праграмнага забеспячэння і інструментаў, якія забяспечваюць аптымізаванае прадукцыйнасць злучэнне паміж Intel FPGA і працэсарам Intel Xeon.
Праграмуемая карта паскарэння Intel FPGA (Intel FPGA PAC)	Intel FPGA PAC	Карта паскаральніка PCIe FPGA. Змяшчае дыспетчар інтэрфейсу FPGA (FIM), які спалучаецца з працэсарам Intel Xeon па шыне PCIe.

Функцыянальны блок паскаральніка ўласнай замыкання (AFU)

Уласная замыканне (NLB) AFU Overview

• НББ сample AFU складаюцца з набора Verilog і System Verilog files для праверкі чытання і запісу ў памяць, прапускной здольнасці і затрымкі.
• Гэты пакет уключае тры AFU, якія можна стварыць з адной крыніцы RTL. Ваша канфігурацыя зыходнага кода RTL стварае гэтыя AFU.

НББ Сample Функцыя паскаральніка (AF)
$OPAE_PLATFORM_ROOT/hw/sampКаталог les захоўвае зыходны код для наступных NLBample AFU:

• nlb_mode_0
• nlb_mode_0_stp
• nlb_mode_3

Заўвага: $DCP_LOC/hw/sampкаталог les захоўвае NLB sample AFUs зыходны код для пакета выпуску 1.0.

Каб зразумець NLB sampСтруктура зыходнага кода AFU і спосабы яе стварэння можна знайсці ў адным з наступных кароткіх кіраўніцтваў (у залежнасці ад таго, які Intel FPGA PAC вы выкарыстоўваеце):

• Калі вы выкарыстоўваеце Intel PAC з Intel Arria® 10 GX FPGA, звярніцеся да праграмы Intel Programmable Acceleration Card з Intel Arria 10 GX FPGA.
• Калі вы выкарыстоўваеце Intel FPGA PAC D5005, звярніцеся да Кароткага кіраўніцтва Intel Acceleration Stack для праграмуемай карты паскарэння Intel FPGA D5005.

Пакет выпуску змяшчае наступныя тры sample AF:

• Рэжым NLB 0 AF: для выканання тэсту lpbk1 патрабуецца ўтыліта hello_fpga або fpgadiag.
• Рэжым NLB 3 AF: патрабуецца ўтыліта fpgadiag для выканання тэстаў trupt, чытання і запісу.
• Рэжым NLB 0 stp AF: для выканання тэсту lpbak1 патрабуецца ўтыліта hello_fpga або fpgadiag.
  Заўвага: Nlb_mode_0_stp - гэта той жа AFU, што і nlb_mode_0, але з уключанай функцыяй адладкі Signal Tap.
  Утыліты fpgadiag і hello_fpga дапамагаюць адпаведным AF дыягнаставаць, тэставаць і складаць справаздачы аб апаратным забеспячэнні FPGA.

Карпарацыя Intel. Усе правы ахоўваюцца. Intel, лагатып Intel і іншыя знакі Intel з'яўляюцца гандлёвымі маркамі карпарацыі Intel або яе даччыных кампаній. Intel гарантуе прадукцыйнасць сваёй FPGA і паўправадніковай прадукцыі ў адпаведнасці з бягучымі спецыфікацыямі ў адпаведнасці са стандартнай гарантыяй Intel, але пакідае за сабой права ўносіць змены ў любыя прадукты і паслугі ў любы час без папярэдняга паведамлення. Intel не нясе ніякай адказнасці або абавязацельстваў, якія вынікаюць з прымянення або выкарыстання любой інфармацыі, прадукту або паслугі, апісаных тут, за выключэннем выпадкаў, прама ўзгодненых Intel у пісьмовай форме. Кліентам Intel рэкамендуецца атрымаць апошнюю версію спецыфікацый прылады, перш чым спадзявацца на любую апублікаваную інфармацыю і перад размяшчэннем заказаў на прадукты ці паслугі. *Іншыя назвы і брэнды могуць быць заяўлены як уласнасць іншых.

Малюнак 1. Уласная абгортка верхняга ўзроўню (nlb_lpbk.sv).

Табліца 4. НББ Files

File Імя	Апісанне
nlb_lpbk.sv	Абгортка верхняга ўзроўню для NLB, якая стварае асобнік запытальніка і арбітра.
арбітр.св	Стварае тэст AF.
requestor.sv	Прымае запыты ад арбітра і фарматуе запыты ў адпаведнасці са спецыфікацыяй CCI-P. Таксама рэалізуе кантроль патоку.
nlb_csr.sv	Рэалізуе 64-бітныя рэгістры кіравання чытаннем/запісам і статусам (CSR). Рэгістры падтрымліваюць як 32-, так і 64-бітнае чытанне і запіс.
nlb_gram_sdp.sv	Рэалізуе агульную двухпортавую аператыўную памяць з адным портам запісу і адным портам чытання.

NLB - гэта эталонная рэалізацыя AFU, сумяшчальнага са стэкам паскарэння Intel для працэсара Intel Xeon з даведачным кіраўніцтвам па інтэрфейсе ядра кэша FPGA (CCI-P). Асноўнай функцыяй NLB з'яўляецца праверка злучэння хаста з выкарыстаннем розных шаблонаў доступу да памяці. NLB таксама вымярае прапускную здольнасць і затрымку чытання/запісу. Тэст прапускной здольнасці мае наступныя параметры:

• 100% прачытана
• 100% пішы
• 50% чытае і 50% піша

Звязаная інфармацыя

• Кароткае кіраўніцтва па стэку паскарэння Intel для праграмуемай карты паскарэння Intel з Arria 10 GX FPGA
• Даведачны дапаможнік па стэку паскарэння для працэсара Intel Xeon з інтэрфейсам ядра кэша FPGA (CCI-P)
• Кароткае кіраўніцтва Intel Acceleration Stack для праграмуемай карты паскарэння Intel FPGA D5005

Уласнае кіраванне замыканнем і апісанне рэгістра стану
Табліца 5. Імёны, адрасы і апісанні CSR

Байтавы адрас (OPAE)	Слова Адрас (CCI-P)	Доступ	Імя	Шырыня	Апісанне
0x0000	0x0000	RO	DFH	64	Загаловак функцыі прылады AF.
0x0008	0x0002	RO	AFU_ID_L	64	Нізкі ідэнтыфікатар AF.
0x0010	0x0004	RO	AFU_ID_H	64	Высокі AF ID.
0x0018	0x0006	Rsvd	CSR_DFH_RSVD0	64	Абавязкова зарэзерваваны 0.
0x0020	0x0008	RO	CSR_DFH_RSVD1	64	Абавязкова зарэзерваваны 1.
0x0100	0x0040	RW	CSR_SCRATCHPAD0	64	Scratchpad register 0.
0x0108	0x0042	RW	CSR_SCRATCHPAD1	64	Scratchpad register 2.
0x0110	0x0044	RW	CSR_AFU_DSM_BASE L	32	Ніжэйшыя 32 біта базавага адраса AF DSM. Малодшыя 6 біт 4×00, таму што адрас выраўнаваны з памерам радка кэша ў 64 байта.
0x0114	0x0045	RW	CSR_AFU_DSM_BASE H	32	Верхнія 32 біта базавага адраса AF DSM.
0x0120	0x0048	RW	CSR_SRC_ADDR	64	Пачатковы фізічны адрас для зыходнага буфера. Усе запыты на чытанне накіраваны на гэты рэгіён.
0x0128	0x004A	RW	CSR_DST_ADDR	64	Пачатковы фізічны адрас для буфера прызначэння. Усе запыты на запіс накіраваны на гэты рэгіён
0x0130	0x004C	RW	CSR_NUM_LINES	32	Колькасць радкоў кэша.
0x0138	0x004E	RW	CSR_CTL	32	Кіруе патокам тэставання, запускам, прыпынкам, прымусовым завяршэннем.
0x0140	0x0050	RW	CSR_CFG	32	Наладжвае параметры тэсту.
0x0148	0x0052	RW	CSR_INACT_THRESH	32	Парог бяздзейнасці.
0x0150	0x0054	RW	CSR_INTERRUPT0	32	SW прызначае Interrupt APIC ID і Vector для прылады.
Карта зрушэння DSM
0x0040	0x0010	RO	DSM_СТАТУС	32	Статус тэсту і рэестр памылак.

Табліца 6. Бітавыя палі CSR з Exampлес
У гэтай табліцы пералічаны бітавыя палі CSR, якія залежаць ад значэння CSR_NUM_LINES, . У эксampніжэй = 14.

Імя	Біт Поле	Доступ	Апісанне
CSR_SRC_ADDR	[63:]	RW	2^(N+6)MB выраўнаваны адрас паказвае на пачатак буфера чытання.
	[-1:0]	RW	0x0.
CSR_DST_ADDR	[63:]	RW	2^(N+6)MB выраўнаваны адрас паказвае на пачатак буфера запісу.
	[-1:0]	RW	0x0.
CSR_NUM_LINES	[31:]	RW	0x0.
працяг...

Імя	Біт Поле	Доступ	Апісанне
	[-1:0]	RW	Колькасць радкоў кэша для чытання або запісу. Гэты парог можа адрознівацца для кожнага тэсту AF. Заўвага: Пераканайцеся, што буферы крыніцы і прызначэння дастаткова вялікія, каб змясціць радкі кэша. CSR_NUM_LINES павінна быць меншым або роўным .
Для наступных значэнняў прым =14. Затым CSR_SRC_ADDR і CSR_DST_ADDR прымаюць 2^20 (0x100000).
CSR_SRC_ADDR	[31:14]	RW	1 МБ выраўнаваны адрас.
	[13:0]	RW	0x0.
CSR_DST_ADDR	[31:14]	RW	1 МБ выраўнаваны адрас.
	[13:0]	RW	0x0.
CSR_NUM_LINES	[31:14]	RW	0x0.
	[13:0]	RW	Колькасць радкоў кэша для чытання або запісу. Гэты парог можа адрознівацца для кожнага тэсту AF. Заўвага: Пераканайцеся, што буферы крыніцы і прызначэння дастаткова вялікія, каб змясціць радкі кэша.

Табліца 7. Дадатковыя бітавыя палі CSR

Імя	Біт Поле	Доступ	Апісанне
CSR_CTL	[31:3]	RW	Зарэзерваваны.
	[2]	RW	Прымусовае завяршэнне тэсту. Запісвае сцяг завяршэння тэсту і іншыя лічыльнікі прадукцыйнасці ў csr_stat. Пасля прымусовага завяршэння тэсту апаратны стан ідэнтычны стану непрымусовага завяршэння тэсту.
	[1]	RW	Пачынае выкананне тэсту.
	[0]	RW	Скід актыўнага нізкага тэсту. Пры нізкім узроўні ўсе параметры канфігурацыі змяняюцца да значэнняў па змаўчанні.
CSR_CFG	[29]	RW	cr_interrupt_testmode правярае перапыненні. Стварае перапыненне ў канцы кожнага тэсту.
	[28]	RW	cr_interrupt_on_error пасылае перапыненне пры памылцы
			выяўленне.
	[27:20]	RW	cr_test_cfg наладжвае паводзіны кожнага тэставага рэжыму.
	[13:12]	RW	cr_chsel выбірае віртуальны канал.
	[10:9]	RW	cr_rdsel наладжвае тып запыту на чытанне. Кадыроўкі маюць
			наступныя сапраўдныя значэнні:
			• 1'b00: RdLine_S
			• 2'b01: Лінія_I
			• 2'b11: змешаны рэжым
	[8]	RW	cr_delay_en дазваляе ўстаўляць выпадковую затрымку паміж запытамі.
	[6:5]	RW	Наладжвае тэставы рэжым, cr_multiCL-len. Дапушчальныя значэнні 0,1 і 3.
	[4:2]	RW	cr_mode, наладжвае тэставы рэжым. Дапушчальныя наступныя значэнні:
			• 3'б000: ЛПБК1
			• 3'b001: Прачытайце
			• 3'b010: Напісаць
			• 3'b011: ТРПУТ
працяг...

Імя	Біт Поле	Доступ	Апісанне
			Для атрымання дадатковай інфармацыі аб тэставым рэжыме звярніцеся да Тэставыя рэжымы тэма ніжэй.
	[1]	RW	c_cont выбірае пераход або спыненне тэсту. • Калі 1'b0, тэст спыняецца. Абнаўляе статус CSR калі Колькасць CSR_NUM_LINES дасягнута. • Калі 1'b1, тэст пераходзіць на пачатковы адрас пасля дасягнення колькасці CSR_NUM_LINES. У рэжыме перакульвання тэст спыняецца толькі ў выпадку памылкі.
	[0]	RW	cr_wrthru_en пераключаецца паміж тыпамі запытаў WrLine_I і Wrline_M. • 1'b0: WrLine_M • 1'b1: WrLine_I
CSR_INACT_THRESHOLD	[31:0]	RW	Парог бяздзейнасці. Вызначае працягласць прыпынкаў падчас тэставага запуску. Падлічвае колькасць паслядоўных цыклаў бяздзейнасці. Калі залічыць бяздзейнасць > CSR_INACT_THRESHOLD, запыты не адпраўляюцца, няма адказаў атрыманы, і ўсталяваны сігнал inact_timeout. Запіс 1 у CSR_CTL[1] актывуе гэты лічыльнік.
CSR_INTERRUPT0	[23:16]	RW	Нумар вектара перапынення для прылады.
	[15:0]	RW	apic_id - APIC OD для прылады.
DSM_СТАТУС	[511:256]	RO	Тэставы рэжым дампа формы.
	[255:224]	RO	End Overhead.
	[223:192]	RO	Пачаць накладныя.
	[191:160]	RO	Колькасць запісаў.
	[159:128]	RO	Колькасць чытанняў.
	[127:64]	RO	Колькасць гадзіннікаў.
	[63:32]	RO	Тэставы рэестр памылак.
	[31:16]	RO	Параўнайце і абмяняйце лічыльнік поспехаў.
	[15:1]	RO	Унікальны ідэнтыфікатар для кожнай запісу стану DSM.
	[0]	RO	Сцяг завяршэння тэсту.

Тэставыя рэжымы
CSR_CFG[4:2] канфігуруе тэставы рэжым. Даступныя наступныя чатыры тэсты:

• LPBK1: Гэта тэст капіявання памяці. AF капіюе CSR_NUM_LINES з зыходнага буфера ў буфер прызначэння. Пасля завяршэння тэсту праграмнае забеспячэнне параўноўвае зыходны і мэтавы буферы.
• Чытайце: Гэты тэст падкрэслівае шлях чытання і вымярае прапускную здольнасць чытання або затрымку. AF чытае CSR_NUM_LINES, пачынаючы з CSR_SRC_ADDR. Гэта толькі праверка прапускной здольнасці або затрымкі. Ён не правярае прачытаныя дадзеныя.
• Напісаць: Гэты тэст падкрэслівае шлях запісу і вымярае прапускную здольнасць запісу або затрымку. AF чытае CSR_NUM_LINES, пачынаючы з CSR_SRC_ADDR. Гэта толькі праверка прапускной здольнасці або затрымкі. Ён не правярае запісаныя дадзеныя.
• TRPUT: Гэты тэст аб'ядноўвае чытанне і запіс. Ён чытае CSR_NUM_LINES, пачынаючы з месцазнаходжання CSR_SRC_ADDR, і запісвае CSR_NUM_LINES у CSR_SRC_ADDR. Ён таксама вымярае прапускную здольнасць для чытання і запісу. Гэты тэст не правярае дадзеныя. Чытанне і запіс не маюць залежнасцяў

У наступнай табліцы паказаны кадыроўкі CSR_CFG для чатырох тэстаў. Гэта наборы табліцы і CSR_NUM_LINES, =14. Вы можаце змяніць колькасць радкоў кэша, абнавіўшы рэестр CSR_NUM_LINES.

Табліца 8. Тэставыя рэжымы

Дыягностыка FPGA: fpgadiag
Утыліта fpgadiag уключае некалькі тэстаў для дыягностыкі, тэсціравання і стварэння справаздач аб апаратным забеспячэнні FPGA. Выкарыстоўвайце ўтыліту fpgadiag для запуску ўсіх тэставых рэжымаў. Для атрымання дадатковай інфармацыі аб выкарыстанні ўтыліты fpgadiag звярніцеся да раздзела fpgadiag у Кіраўніцтве па інструментах Open Programmable Acceleration Engine (OPAE).

Тэст NLB Mode0 Hello_FPGA

1. Праграмнае забеспячэнне ініцыялізуе памяць стану прылады (DSM) да нуля.
2. Праграмнае забеспячэнне запісвае базавы адрас DSM у AFU. CSR запіс (DSM_BASE_H), CSR запіс (DSM_BASE_L)
3. Праграмнае забеспячэнне рыхтуе буфер памяці крыніцы і прызначэння. Гэты прэпарат спецыфічны для тэсту.
4. Праграмнае забеспячэнне запісвае CSR_CTL[2:0]= 0x1. Гэтая запіс выводзіць тэст са скіду ў рэжым канфігурацыі. Канфігурацыя можа працягвацца, толькі калі CSR_CTL[0]=1 & CSR_CTL[1]=1.
5. Праграмнае забеспячэнне наладжвае параметры тэсту, такія як src, destaddress, csr_cfg, num lines і гэтак далей.
6. Праграмны CSR запісвае CSR_CTL[2:0]= 0x3. AF пачынае выкананне тэсту.
7. Завяршэнне тэсту:
   • Апаратнае забеспячэнне завяршаецца, калі тэст завяршаецца або выяўляе памылку. Пасля завяршэння апаратны AF абнаўляе DSM_STATUS. Праграмнае забеспячэнне апытвае DSM_STATUS[31:0]==1 для выяўлення завяршэння тэсту.
   • Праграмнае забеспячэнне можа прымусова завяршыць тэст, напісаўшы CSR writes CSR_CTL[2:0]=0x7. Апаратны AF абнаўляе DSM_STATUS.

Гісторыя версій дакумента для Кіраўніцтва карыстальніка функцыянальнага блока Native Loopback Accelerator (AFU)

Версія дакумента	Паскарэнне Intel Версія стэка	Змены
2019.08.05	2.0 (падтрымліваецца Intel Quartus Prime Pro Edition 18.1.2) і 1.2 (падтрымліваецца з Intel Quartus Prime Pro Edition 17.1.1)	Дададзена падтрымка платформы Intel FPGA PAC D5005 у бягучым выпуску.
2018.12.04	1.2 (падтрымліваецца Intel Quartus® Prime Pro Edition 17.1.1)	Рэліз на тэхнічнае абслугоўванне.
2018.08.06	1.1 (падтрымліваецца Intel Quartus Prime Pro Edition 17.1.1) і 1.0 (падтрымліваецца з Intel Quartus Prime Pro Edition 17.0.0)	Абноўлена размяшчэнне зыходнага кода для NLB sampле AFU ст НББ Сample Функцыя паскаральніка (AF) раздзел.
2018.04.11	1.0 (падтрымліваецца Intel Quartus Prime Pro Edition 17.0.0)	Першапачатковы выпуск.

Карпарацыя Intel. Усе правы ахоўваюцца. Intel, лагатып Intel і іншыя знакі Intel з'яўляюцца гандлёвымі маркамі карпарацыі Intel або яе даччыных кампаній. Intel гарантуе прадукцыйнасць сваёй FPGA і паўправадніковай прадукцыі ў адпаведнасці з бягучымі спецыфікацыямі ў адпаведнасці са стандартнай гарантыяй Intel, але пакідае за сабой права ўносіць змены ў любыя прадукты і паслугі ў любы час без папярэдняга паведамлення. Intel не нясе ніякай адказнасці або абавязацельстваў, якія вынікаюць з прымянення або выкарыстання любой інфармацыі, прадукту або паслугі, апісаных тут, за выключэннем выпадкаў, прама ўзгодненых Intel у пісьмовай форме. Кліентам Intel рэкамендуецца атрымаць апошнюю версію спецыфікацый прылады, перш чым спадзявацца на любую апублікаваную інфармацыю і перад размяшчэннем заказаў на прадукты ці паслугі. *Іншыя назвы і брэнды могуць быць заяўлены як уласнасць іншых.

Дакументы / Рэсурсы

Функцыянальны блок intel Native Loopback Accelerator (AFU) [pdfКіраўніцтва карыстальніка Уласны Loopback Accelerator Функцыянальны блок AFU, Native Loopback, Accelerator Functional Unit AFU, Functional Unit AFU

Спасылкі

• Кіраўніцтва карыстальніка