Λειτουργική μονάδα intel Native Loopback Accelerator (AFU)
Σχετικά με αυτό το Έγγραφο
συμβάσεις
Πίνακας 1. Συμβάσεις εγγράφων
| Σύμβαση | Περιγραφή |
| # | Προηγείται μιας εντολής που υποδεικνύει ότι η εντολή πρέπει να εισαχθεί ως root. |
| $ | Υποδεικνύει μια εντολή που πρέπει να εισαχθεί ως χρήστης. |
| Αυτή η γραμματοσειρά | Fileονόματα, εντολές και λέξεις-κλειδιά εκτυπώνονται σε αυτήν τη γραμματοσειρά. Με αυτήν τη γραμματοσειρά εκτυπώνονται μεγάλες γραμμές εντολών. Αν και οι μεγάλες γραμμές εντολών μπορεί να τυλιχτούν στην επόμενη γραμμή, η επιστροφή δεν αποτελεί μέρος της εντολής. μην πατήσετε enter. |
| Υποδεικνύει ότι το κείμενο κράτησης θέσης που εμφανίζεται ανάμεσα στις αγκύλες πρέπει να αντικατασταθεί με μια κατάλληλη τιμή. Μην εισάγετε τους γωνιακούς βραχίονες. |
Ακρωνύμια
Πίνακας 2. Ακρωνύμια
| Ακρωνύμια | Επέκταση | Περιγραφή |
| AF | Λειτουργία επιταχυντή | Μεταγλωττισμένη εικόνα επιταχυντή υλικού που υλοποιείται σε λογική FPGA που επιταχύνει μια εφαρμογή. |
| AFU | Λειτουργική μονάδα επιταχυντή | Hardware Accelerator που υλοποιείται στη λογική FPGA που εκφορτώνει μια υπολογιστική λειτουργία για μια εφαρμογή από την CPU για τη βελτίωση της απόδοσης. |
| API | Διεπαφή προγραμματισμού εφαρμογών | Ένα σύνολο από ορισμούς υπορουτίνας, πρωτόκολλα και εργαλεία για τη δημιουργία εφαρμογών λογισμικού. |
| ΧΑΑ | AFU Simulation Environment | Περιβάλλον συν-προσομοίωσης που σας επιτρέπει να χρησιμοποιείτε την ίδια εφαρμογή κεντρικού υπολογιστή και AF σε περιβάλλον προσομοίωσης. Το ASE αποτελεί μέρος του Intel® Acceleration Stack για FPGA. |
| CCI-P | Διεπαφή Cache Core | Το CCI-P είναι η τυπική διεπαφή AFU που χρησιμοποιούν για την επικοινωνία με τον κεντρικό υπολογιστή. |
| CL | Γραμμή προσωρινής μνήμης | Γραμμή προσωρινής μνήμης 64 byte |
| DFH | Κεφαλίδα χαρακτηριστικών συσκευής | Δημιουργεί μια συνδεδεμένη λίστα κεφαλίδων χαρακτηριστικών για να παρέχει έναν επεκτάσιμο τρόπο προσθήκης λειτουργιών. |
| FIM | Διαχειριστής διασύνδεσης FPGA | Το υλικό FPGA που περιέχει τη μονάδα διασύνδεσης FPGA (FIU) και εξωτερικές διεπαφές για μνήμη, δικτύωση κ.λπ.
Η Λειτουργία Επιταχυντή (AF) διασυνδέεται με το FIM κατά το χρόνο εκτέλεσης. |
| ΜΧΠ | Μονάδα διασύνδεσης FPGA | Η FIU είναι ένα επίπεδο διεπαφής πλατφόρμας που λειτουργεί ως γέφυρα μεταξύ διεπαφών πλατφόρμας όπως οι διεπαφές PCIe*, UPI και AFU, όπως το CCI-P. |
| συνέχισε… | ||
Intel Corporation. Ολα τα δικαιώματα διατηρούνται. Η επωνυμία Intel, το λογότυπο Intel και άλλα σήματα Intel είναι εμπορικά σήματα της Intel Corporation ή των θυγατρικών της. Η Intel εγγυάται την απόδοση των προϊόντων FPGA και ημιαγωγών της σύμφωνα με τις τρέχουσες προδιαγραφές σύμφωνα με την τυπική εγγύηση της Intel, αλλά διατηρεί το δικαίωμα να κάνει αλλαγές σε οποιαδήποτε προϊόντα και υπηρεσίες ανά πάσα στιγμή χωρίς προειδοποίηση. Η Intel δεν αναλαμβάνει καμία ευθύνη ή ευθύνη που απορρέει από την εφαρμογή ή τη χρήση οποιασδήποτε πληροφορίας, προϊόντος ή υπηρεσίας που περιγράφεται στο παρόν, εκτός εάν συμφωνηθεί ρητά εγγράφως από την Intel. Συνιστάται στους πελάτες της Intel να λαμβάνουν την πιο πρόσφατη έκδοση των προδιαγραφών της συσκευής προτού βασιστούν σε οποιεσδήποτε δημοσιευμένες πληροφορίες και προτού υποβάλουν παραγγελίες για προϊόντα ή υπηρεσίες. *Άλλα ονόματα και επωνυμίες μπορούν να διεκδικηθούν ως ιδιοκτησία τρίτων.
| Ακρωνύμια | Επέκταση | Περιγραφή |
| MPF | Memory Properties Factory | Το MPF είναι ένα βασικό δομικό στοιχείο (BBB) που μπορούν να χρησιμοποιήσουν οι AFU για να παρέχουν λειτουργίες διαμόρφωσης κυκλοφορίας CCI-P για συναλλαγές με τη FIU. |
| Msg | Μήνυμα | Μήνυμα – ειδοποίηση ελέγχου |
| NLB | Native Loopback | Το NLB εκτελεί ανάγνωση και εγγραφή στη σύνδεση CCI-P για να ελέγξει τη συνδεσιμότητα και την απόδοση. |
| RdLine_I | Διαβάστε τη γραμμή Άκυρη | Αίτημα ανάγνωσης μνήμης, με την υπόδειξη κρυφής μνήμης FPGA που έχει οριστεί ως μη έγκυρη. Η γραμμή δεν αποθηκεύεται προσωρινά στο FPGA, αλλά μπορεί να προκαλέσει ρύπανση της κρυφής μνήμης FPGA.
Σημείωμα: Η κρυφή μνήμη tag παρακολουθεί την κατάσταση αιτήματος για όλα τα εκκρεμή αιτήματα στο Intel Ultra Path Interconnect (Intel UPI). Επομένως, παρόλο που το RdLine_I έχει επισημανθεί ως μη έγκυρο μετά την ολοκλήρωση, καταναλώνει την προσωρινή μνήμη tag προσωρινά για παρακολούθηση της κατάστασης αιτήματος μέσω UPI. Αυτή η ενέργεια μπορεί να έχει ως αποτέλεσμα την εξώθηση μιας γραμμής κρυφής μνήμης, με αποτέλεσμα τη ρύπανση της κρυφής μνήμης. Το advantagΗ χρήση του RdLine_I είναι ότι δεν παρακολουθείται από τον κατάλογο της CPU. έτσι αποτρέπει την κατασκοπεία από την CPU. |
| RdLine-S | Διαβάστε το Line Shared | Αίτημα ανάγνωσης μνήμης με υπόδειξη κρυφής μνήμης FPGA που έχει οριστεί σε κοινόχρηστο. Γίνεται προσπάθεια να διατηρηθεί στην κρυφή μνήμη FPGA σε κοινή κατάσταση. |
| WrLine_I | Μη έγκυρη γραμμή | Αίτημα εγγραφής στη μνήμη, με την υπόδειξη κρυφής μνήμης FPGA να έχει οριστεί σε Άκυρο. Η FIU εγγράφει τα δεδομένα χωρίς να προτίθεται να διατηρήσει τα δεδομένα στην κρυφή μνήμη FPGA. |
| WrLine_M | Τροποποίηση Γραμμής Εγγραφής | Αίτημα εγγραφής στη μνήμη, με την υπόδειξη κρυφής μνήμης FPGA να έχει οριστεί σε Τροποποιημένη. Η FIU γράφει τα δεδομένα και τα αφήνει στην κρυφή μνήμη FPGA σε τροποποιημένη κατάσταση. |
Γλωσσάρι επιτάχυνσης
Πίνακας 3. Γλωσσάρι Acceleration Stack για Intel Xeon® CPU με FPGAs
| Ορος | Συντομογραφία | Περιγραφή |
| Intel Acceleration Stack για επεξεργαστή Intel Xeon® με FPGA | Στοίβα επιτάχυνσης | Μια συλλογή λογισμικού, υλικολογισμικού και εργαλείων που παρέχει συνδεσιμότητα βελτιστοποιημένης απόδοσης μεταξύ ενός Intel FPGA και ενός επεξεργαστή Intel Xeon. |
| Προγραμματιζόμενη κάρτα επιτάχυνσης Intel FPGA (Intel FPGA PAC) | Intel FPGA PAC | Κάρτα επιτάχυνσης PCIe FPGA. Περιέχει ένα FPGA Interface Manager (FIM) που συνδέεται με έναν επεξεργαστή Intel Xeon μέσω του διαύλου PCIe. |
Η Λειτουργική μονάδα Native Loopback Accelerator (AFU)
Native Loopback (NLB) AFU Overview
- Το NLB sampΟι AFU περιλαμβάνουν ένα σύνολο Verilog και System Verilog files για να ελέγξετε τη μνήμη ανάγνωσης και εγγραφής, το εύρος ζώνης και την καθυστέρηση.
- Αυτό το πακέτο περιλαμβάνει τρεις AFU που μπορείτε να δημιουργήσετε από την ίδια πηγή RTL. Η διαμόρφωση του πηγαίου κώδικα RTL δημιουργεί αυτές τις AFU.
Το NLB Sample Λειτουργία επιταχυντή (AF)
Το $OPAE_PLATFORM_ROOT/hw/sampΟ κατάλογος les αποθηκεύει τον πηγαίο κώδικα για τα ακόλουθα NLBample AFUs:
- nlb_mode_0
- nlb_mode_0_stp
- nlb_mode_3
Σημείωμα: Το $DCP_LOC/hw/sampΟ κατάλογος les αποθηκεύει τα στοιχεία NLBample AFUs πηγαίος κώδικας για το πακέτο έκδοσης 1.0.
Για να κατανοήσετε το NLB sampΓια τη δομή του πηγαίου κώδικα AFU και τον τρόπο δημιουργίας του, ανατρέξτε σε έναν από τους ακόλουθους Οδηγούς γρήγορης εκκίνησης (ανάλογα με το Intel FPGA PAC που χρησιμοποιείτε):
- Εάν χρησιμοποιείτε Intel PAC με Intel Arria® 10 GX FPGA, ανατρέξτε στην IntelProgrammable Acceleration Card με Intel Arria 10 GX FPGA.
- Εάν χρησιμοποιείτε Intel FPGA PAC D5005, ανατρέξτε στον Οδηγό γρήγορης εκκίνησης του Intel Acceleration Stack για την Intel FPGA Programmable Acceleration Card D5005.
Το πακέτο έκδοσης παρέχει τα ακόλουθα τρία sample AFs:
- Λειτουργία NLB 0 AF: απαιτεί το βοηθητικό πρόγραμμα hello_fpga ή fpgadiag για την εκτέλεση της δοκιμής lpbk1.
- Λειτουργία NLB 3 AF: απαιτεί το βοηθητικό πρόγραμμα fpgadiag για την εκτέλεση των δοκιμών trupt, ανάγνωσης και εγγραφής.
- Λειτουργία NLB 0 stp AF: απαιτεί το βοηθητικό πρόγραμμα hello_fpga ή fpgadiag για την εκτέλεση της δοκιμής lpbak1.
Σημείωμα: Το nlb_mode_0_stp είναι το ίδιο AFU με το nlb_mode_0 αλλά με ενεργοποιημένη τη δυνατότητα εντοπισμού σφαλμάτων Signal Tap.
Τα βοηθητικά προγράμματα fpgadiag και hello_fpga βοηθούν το κατάλληλο AF να κάνει διάγνωση, να δοκιμάσει και να αναφέρει σχετικά με το υλικό FPGA.
Intel Corporation. Ολα τα δικαιώματα διατηρούνται. Η επωνυμία Intel, το λογότυπο Intel και άλλα σήματα Intel είναι εμπορικά σήματα της Intel Corporation ή των θυγατρικών της. Η Intel εγγυάται την απόδοση των προϊόντων FPGA και ημιαγωγών της σύμφωνα με τις τρέχουσες προδιαγραφές σύμφωνα με την τυπική εγγύηση της Intel, αλλά διατηρεί το δικαίωμα να κάνει αλλαγές σε οποιαδήποτε προϊόντα και υπηρεσίες ανά πάσα στιγμή χωρίς προειδοποίηση. Η Intel δεν αναλαμβάνει καμία ευθύνη ή ευθύνη που απορρέει από την εφαρμογή ή τη χρήση οποιασδήποτε πληροφορίας, προϊόντος ή υπηρεσίας που περιγράφεται στο παρόν, εκτός εάν συμφωνηθεί ρητά εγγράφως από την Intel. Συνιστάται στους πελάτες της Intel να λαμβάνουν την πιο πρόσφατη έκδοση των προδιαγραφών της συσκευής προτού βασιστούν σε οποιεσδήποτε δημοσιευμένες πληροφορίες και προτού υποβάλουν παραγγελίες για προϊόντα ή υπηρεσίες. *Άλλα ονόματα και επωνυμίες μπορούν να διεκδικηθούν ως ιδιοκτησία τρίτων.
Εικόνα 1. Native Loopback (nlb_lpbk.sv) Περιτύλιγμα ανώτατου επιπέδου
Πίνακας 4. NLB Files
| File Ονομα | Περιγραφή |
| nlb_lpbk.sv | Περιτύλιγμα ανωτάτου επιπέδου για NLB που δίνει στιγμιότυπο στον αιτούντα και τον διαιτητή. |
| διαιτητής.sv | Εκκινεί τη δοκιμή AF. |
| αιτητής.sv | Δέχεται αιτήματα από τον διαιτητή και μορφοποιεί τα αιτήματα σύμφωνα με την προδιαγραφή CCI-P. Εφαρμόζει επίσης έλεγχο ροής. |
| nlb_csr.sv | Υλοποιεί καταχωρητές 64-bit ανάγνωσης/εγγραφής ελέγχου και κατάστασης (CSR). Οι καταχωρητές υποστηρίζουν ανάγνωση και εγγραφή 32 και 64 bit. |
| nlb_gram_sdp.sv | Υλοποιεί μια γενική μνήμη RAM διπλής θύρας με μία θύρα εγγραφής και μία θύρα ανάγνωσης. |
Το NLB είναι μια υλοποίηση αναφοράς μιας AFU συμβατής με το Εγχειρίδιο αναφοράς Intel Acceleration Stack για Intel Xeon CPU με FPGAs Core Cache Interface (CCI-P). Η κύρια λειτουργία του NLB είναι να επικυρώνει τη συνδεσιμότητα του κεντρικού υπολογιστή χρησιμοποιώντας διαφορετικά μοτίβα πρόσβασης στη μνήμη. Το NLB μετρά επίσης το εύρος ζώνης και την καθυστέρηση ανάγνωσης/εγγραφής. Η δοκιμή εύρους ζώνης έχει τις ακόλουθες επιλογές:
- 100% διαβασμένος
- 100% γράφουν
- Το 50% διαβάζει και 50% γράφει
Σχετικές Πληροφορίες
- Οδηγός γρήγορης εκκίνησης Intel Acceleration Stack για Intel Programmable Acceleration Card με Arria 10 GX FPGA
- Εγχειρίδιο αναφοράς Acceleration Stack για Intel Xeon CPU με FPGAs Core Cache Interface (CCI-P)
- Intel Acceleration Stack Οδηγός γρήγορης εκκίνησης για Intel FPGA Programmable Acceleration Card D5005
Περιγραφές εγγενούς ελέγχου βρόχου και μητρώου κατάστασης
Πίνακας 5. Ονόματα, Διευθύνσεις και Περιγραφές ΕΚΕ
| Διεύθυνση Byte (ΟΠΑΕ) | Λέξη Διεύθυνση (CCI-P) | Πρόσβαση | Ονομα | Πλάτος | Περιγραφή |
| 0x0000 | 0x0000 | RO | DFH | 64 | Κεφαλίδα δυνατοτήτων συσκευής AF. |
| 0x0008 | 0x0002 | RO | AFU_ID_L | 64 | Χαμηλό αναγνωριστικό AF. |
| 0x0010 | 0x0004 | RO | AFU_ID_H | 64 | AF ID υψηλό. |
| 0x0018 | 0x0006 | Rsvd | CSR_DFH_RSVD0 | 64 | Υποχρεωτική κράτηση 0. |
| 0x0020 | 0x0008 | RO | CSR_DFH_RSVD1 | 64 | Υποχρεωτική κράτηση 1. |
| 0x0100 | 0x0040 | RW | CSR_SCRATCHPAD0 | 64 | Καταχωρητής Scratchpad 0. |
| 0x0108 | 0x0042 | RW | CSR_SCRATCHPAD1 | 64 | Καταχωρητής Scratchpad 2. |
| 0x0110 | 0x0044 | RW | CSR_AFU_DSM_BASE L | 32 | Κατώτερη διεύθυνση βάσης AF DSM 32 bit. Τα χαμηλότερα 6 bit είναι 4×00 επειδή η διεύθυνση είναι ευθυγραμμισμένη με το μέγεθος της γραμμής προσωρινής μνήμης 64 byte. |
| 0x0114 | 0x0045 | RW | CSR_AFU_DSM_BASE H | 32 | Ανώτερη διεύθυνση βάσης AF DSM 32 bit. |
| 0x0120 | 0x0048 | RW | CSR_SRC_ADDR | 64 | Έναρξη φυσικής διεύθυνσης για την προσωρινή μνήμη πηγής. Όλα τα αιτήματα ανάγνωσης στοχεύουν αυτήν την περιοχή. |
| 0x0128 | 0x004A | RW | CSR_DST_ADDR | 64 | Έναρξη φυσικής διεύθυνσης για την προσωρινή μνήμη προορισμού. Όλα τα αιτήματα εγγραφής στοχεύουν αυτήν την περιοχή |
| 0x0130 | 0x004C | RW | CSR_NUM_LINES | 32 | Αριθμός γραμμών κρυφής μνήμης. |
| 0x0138 | 0x004E | RW | CSR_CTL | 32 | Ελέγχει τη ροή δοκιμής, εκκίνηση, διακοπή, ολοκλήρωση δύναμης. |
| 0x0140 | 0x0050 | RW | CSR_CFG | 32 | Διαμορφώνει τις παραμέτρους δοκιμής. |
| 0x0148 | 0x0052 | RW | CSR_INACT_THRESH | 32 | Όριο ορίου αδράνειας. |
| 0x0150 | 0x0054 | RW | CSR_INTERRUPT0 | 32 | Το SW εκχωρεί το Interrupt APIC ID και το Vector στη συσκευή. |
| Χάρτης μετατόπισης DSM | |||||
| 0x0040 | 0x0010 | RO | DSM_STATUS | 32 | Κατάσταση δοκιμής και μητρώο σφαλμάτων. |
Πίνακας 6. Πεδία bit CSR με Εξamples
Αυτός ο πίνακας παραθέτει τα πεδία bit CSR που εξαρτώνται από την τιμή του CSR_NUM_LINES, . Στην πρample παρακάτω = 14.
| Ονομα | Πεδίο Bit | Πρόσβαση | Περιγραφή |
| CSR_SRC_ADDR | [63:] | RW | 2^(N+6)MB ευθυγραμμισμένη διεύθυνση δείχνει στην αρχή του buffer ανάγνωσης. |
| [-1:0] | RW | 0x0. | |
| CSR_DST_ADDR | [63:] | RW | 2^(N+6)MB ευθυγραμμισμένη διεύθυνση δείχνει στην αρχή του buffer εγγραφής. |
| [-1:0] | RW | 0x0. | |
| CSR_NUM_LINES | [31:] | RW | 0x0. |
| συνέχισε… | |||
| Ονομα | Πεδίο Bit | Πρόσβαση | Περιγραφή |
| [-1:0] | RW | Αριθμός γραμμών κρυφής μνήμης για ανάγνωση ή εγγραφή. Αυτό το όριο μπορεί να είναι διαφορετικό για κάθε δοκιμή AF.
Σημείωμα: Βεβαιωθείτε ότι τα buffer προέλευσης και προορισμού είναι αρκετά μεγάλα για να χωρέσουν το γραμμές κρυφής μνήμης. Το CSR_NUM_LINES πρέπει να είναι μικρότερο ή ίσο με . |
|
| Για τις ακόλουθες τιμές, υποθέστε =14. Στη συνέχεια, τα CSR_SRC_ADDR και CSR_DST_ADDR δέχονται 2^20 (0x100000). | |||
| CSR_SRC_ADDR | [31:14] | RW | 1 MB ευθυγραμμισμένη διεύθυνση. |
| [13:0] | RW | 0x0. | |
| CSR_DST_ADDR | [31:14] | RW | 1 MB ευθυγραμμισμένη διεύθυνση. |
| [13:0] | RW | 0x0. | |
| CSR_NUM_LINES | [31:14] | RW | 0x0. |
| [13:0] | RW | Αριθμός γραμμών κρυφής μνήμης για ανάγνωση ή εγγραφή. Αυτό το όριο μπορεί να είναι διαφορετικό για κάθε δοκιμή AF.
Σημείωμα: Βεβαιωθείτε ότι τα buffer προέλευσης και προορισμού είναι αρκετά μεγάλα για να χωρέσουν το γραμμές κρυφής μνήμης. |
|
Πίνακας 7. Πρόσθετα πεδία bit CSR
| Ονομα | Πεδίο Bit | Πρόσβαση | Περιγραφή |
| CSR_CTL | [31:3] | RW | Ρεζερβέ. |
| [2] | RW | Ολοκλήρωση δοκιμής δύναμης. Γράφει τη σημαία ολοκλήρωσης δοκιμής και άλλους μετρητές απόδοσης στο csr_stat. Μετά την υποχρεωτική ολοκλήρωση της δοκιμής, η κατάσταση υλικού είναι ίδια με μια μη αναγκαστική ολοκλήρωση δοκιμής. | |
| [1] | RW | Ξεκινά την εκτέλεση της δοκιμής. | |
| [0] | RW | Ενεργή επαναφορά χαμηλής δοκιμής. Όταν είναι χαμηλή, όλες οι παράμετροι διαμόρφωσης αλλάζουν στις προεπιλεγμένες τιμές τους. | |
| CSR_CFG | [29] | RW | cr_interrupt_testmode δοκιμές διακοπές. Δημιουργεί μια διακοπή στο τέλος κάθε δοκιμής. |
| [28] | RW | Το cr_interrupt_on_error στέλνει μια διακοπή όταν υπάρχει σφάλμα | |
| ανίχνευση. | |||
| [27:20] | RW | Το cr_test_cfg διαμορφώνει τη συμπεριφορά κάθε λειτουργίας δοκιμής. | |
| [13:12] | RW | Το cr_chsel επιλέγει το εικονικό κανάλι. | |
| [10:9] | RW | Το cr_rdsel διαμορφώνει τον τύπο αιτήματος ανάγνωσης. Οι κωδικοποιήσεις έχουν το | |
| παρακάτω έγκυρες τιμές: | |||
| • 1'b00: RdLine_S | |||
| • 2'b01: RdLine_I | |||
| • 2'b11: Μικτή λειτουργία | |||
| [8] | RW | Το cr_delay_en επιτρέπει την εισαγωγή τυχαίας καθυστέρησης μεταξύ των αιτημάτων. | |
| [6:5] | RW | Ρυθμίζει τη λειτουργία δοκιμής, cr_multiCL-len. Οι έγκυρες τιμές είναι 0,1 και 3. | |
| [4:2] | RW | cr_mode, διαμορφώνει τη λειτουργία δοκιμής. Ισχύουν οι ακόλουθες τιμές: | |
| • 3'b000: LPBK1 | |||
| • 3'b001: Διαβάστε | |||
| • 3'b010: Γράψτε | |||
| • 3'b011: TRPUT | |||
| συνέχισε… | |||
| Ονομα | Πεδίο Bit | Πρόσβαση | Περιγραφή |
| Για περισσότερες πληροφορίες σχετικά με τη λειτουργία δοκιμής, ανατρέξτε στο Λειτουργίες δοκιμής θέμα παρακάτω. | |||
| [1] | RW | Το c_cont επιλέγει δοκιμαστική ανατροπή ή τερματισμό δοκιμής.
• Όταν 1'b0, η δοκιμή τερματίζεται. Ενημερώνει την κατάσταση CSR όταν Συμπληρώθηκε ο αριθμός CSR_NUM_LINES. • Όταν 1'b1, η δοκιμή μεταβαίνει στη διεύθυνση έναρξης αφού φτάσει το πλήθος CSR_NUM_LINES. Στη λειτουργία ανατροπής, η δοκιμή τερματίζεται μόνο σε περίπτωση σφάλματος. |
|
| [0] | RW | Το cr_wrthru_en αλλάζει μεταξύ των τύπων αιτημάτων WrLine_I και Wrline_M.
• 1'b0: WrLine_M • 1'b1: WrLine_I |
|
| CSR_INACT_THRESHOLD | [31:0] | RW | Όριο ορίου αδράνειας. Ανιχνεύει τη διάρκεια των πάγκων κατά τη διάρκεια μιας δοκιμαστικής λειτουργίας. Μετρά τον αριθμό των διαδοχικών κύκλων αδράνειας. Αν μετρήσει η αδράνεια
> CSR_INACT_THRESHOLD, δεν αποστέλλονται αιτήματα, δεν αποστέλλονται απαντήσεις ελήφθη και έχει οριστεί το σήμα inact_timeout. Η εγγραφή 1 στο CSR_CTL[1] ενεργοποιεί αυτόν τον μετρητή. |
| CSR_INTERRUPT0 | [23:16] | RW | Ο διανυσματικός αριθμός διακοπής για τη συσκευή. |
| [15:0] | RW | Το apic_id είναι το APIC OD για τη συσκευή. | |
| DSM_STATUS | [511:256] | RO | Έλεγχος φόρμας σφάλματος. |
| [255:224] | RO | Τελική επιβάρυνση. | |
| [223:192] | RO | Ξεκινήστε από πάνω. | |
| [191:160] | RO | Αριθμός Γραπτών. | |
| [159:128] | RO | Αριθμός αναγνωσμένων. | |
| [127:64] | RO | Αριθμός Ρολογιών. | |
| [63:32] | RO | Μητρώο σφαλμάτων δοκιμής. | |
| [31:16] | RO | Συγκρίνετε και ανταλλάξτε μετρητή επιτυχίας. | |
| [15:1] | RO | Μοναδικό αναγνωριστικό για κάθε εγγραφή κατάστασης DSM. | |
| [0] | RO | Σημαία ολοκλήρωσης δοκιμής. |
Λειτουργίες δοκιμής
Το CSR_CFG[4:2] διαμορφώνει τη λειτουργία δοκιμής. Οι ακόλουθες τέσσερις δοκιμές είναι διαθέσιμες:
- LPBK1: Αυτή είναι μια δοκιμή αντιγραφής μνήμης. Το AF αντιγράφει CSR_NUM_LINES από το buffer προέλευσης στο buffer προορισμού. Μετά την ολοκλήρωση της δοκιμής, το λογισμικό συγκρίνει τα buffer προέλευσης και προορισμού.
- Ανάγνωση: Αυτή η δοκιμή τονίζει τη διαδρομή ανάγνωσης και μετρά το εύρος ζώνης ανάγνωσης ή την καθυστέρηση. Το AF διαβάζει CSR_NUM_LINES ξεκινώντας από το CSR_SRC_ADDR. Αυτό είναι μόνο μια δοκιμή εύρους ζώνης ή καθυστέρησης. Δεν επαληθεύει τα δεδομένα που διαβάζονται.
- Γράφω: Αυτή η δοκιμή τονίζει τη διαδρομή εγγραφής και μετρά το εύρος ζώνης εγγραφής ή την καθυστέρηση εγγραφής. Το AF διαβάζει CSR_NUM_LINES ξεκινώντας από το CSR_SRC_ADDR. Αυτό είναι μόνο μια δοκιμή εύρους ζώνης ή καθυστέρησης. Δεν επαληθεύει τα γραμμένα δεδομένα.
- TRPUT: Αυτό το τεστ συνδυάζει ανάγνωση και γραφή. Διαβάζει CSR_NUM_LINES ξεκινώντας από την τοποθεσία CSR_SRC_ADDR και γράφει CSR_NUM_LINES σε CSR_SRC_ADDR. Μετρά επίσης το εύρος ζώνης ανάγνωσης και εγγραφής. Αυτή η δοκιμή δεν ελέγχει τα δεδομένα. Η ανάγνωση και η εγγραφή δεν έχουν καμία εξάρτηση
Ο παρακάτω πίνακας δείχνει τις κωδικοποιήσεις CSR_CFG για τις τέσσερις δοκιμές. Αυτός ο πίνακας θέτει και CSR_NUM_LINES, =14. Μπορείτε να αλλάξετε τον αριθμό των γραμμών προσωρινής μνήμης ενημερώνοντας τον καταχωρητή CSR_NUM_LINES.
Πίνακας 8. Τρόποι δοκιμής
Διαγνωστικά FPGA: fpgadiag
Το βοηθητικό πρόγραμμα fpgadiag περιλαμβάνει πολλές δοκιμές για τη διάγνωση, τη δοκιμή και την αναφορά σχετικά με το υλικό FPGA. Χρησιμοποιήστε το βοηθητικό πρόγραμμα fpgadiag για να εκτελέσετε όλες τις δοκιμαστικές λειτουργίες. Για περισσότερες πληροφορίες σχετικά με τη χρήση του βοηθητικού προγράμματος fpgadiag, ανατρέξτε στην ενότητα fpgadiag στον Οδηγό εργαλείων Open Programmable Acceleration Engine (OPAE).
Δοκιμαστική ροή NLB Mode0 Hello_FPGA
- Το λογισμικό αρχικοποιεί τη μνήμη κατάστασης συσκευής (DSM) στο μηδέν.
- Το λογισμικό γράφει τη διεύθυνση DSM BASE στο AFU. Εγγραφή CSR(DSM_BASE_H), CSRWrite(DSM_BASE_L)
- Το λογισμικό προετοιμάζει την προσωρινή μνήμη πηγής και προορισμού. Αυτό το παρασκεύασμα είναι ειδικό για τη δοκιμή.
- Το λογισμικό γράφει CSR_CTL[2:0]= 0x1. Αυτή η εγγραφή φέρνει τη δοκιμή εκτός επαναφοράς και σε λειτουργία διαμόρφωσης. Η διαμόρφωση μπορεί να προχωρήσει μόνο όταν CSR_CTL[0]=1 & CSR_CTL[1]=1.
- Το λογισμικό διαμορφώνει τις παραμέτρους δοκιμής, όπως src, destaddress, csr_cfg, num lines και ούτω καθεξής.
- Το λογισμικό CSR γράφει CSR_CTL[2:0]= 0x3. Το AF ξεκινά την εκτέλεση δοκιμής.
- Ολοκλήρωση δοκιμής:
- Το υλικό ολοκληρώνεται όταν ολοκληρωθεί η δοκιμή ή ανιχνεύσει ένα σφάλμα. Με την ολοκλήρωση, η AF υλικού ενημερώνει το DSM_STATUS. Δημοσκοπήσεις λογισμικού DSM_STATUS[31:0]==1 για τον εντοπισμό ολοκλήρωσης της δοκιμής.
- Το λογισμικό μπορεί να επιβάλει την ολοκλήρωση της δοκιμής γράφοντας CSR writes CSR_CTL[2:0]=0x7. Ενημερώσεις AF υλικού DSM_STATUS.
Οδηγός χρήσης Ιστορικό αναθεώρησης εγγράφων για τη Λειτουργική μονάδα Native Loopback Accelerator (AFU)
| Έκδοση εγγράφου | Επιτάχυνση της Intel Έκδοση στοίβας | Αλλαγές |
| 2019.08.05 | 2.0 (υποστηρίζεται με Intel
Quartus Prime Pro Edition 18.1.2) και 1.2 (υποστηρίζεται με Intel Quartus Prime Pro Edition 17.1.1) |
Προστέθηκε υποστήριξη για την πλατφόρμα Intel FPGA PAC D5005 στην τρέχουσα έκδοση. |
| 2018.12.04 | 1.2 (υποστηρίζεται με Intel
Quartus® Prime Pro Edition 17.1.1) |
Αποδέσμευση συντήρησης. |
| 2018.08.06 | 1.1 (υποστηρίζεται με Intel
Quartus Prime Pro Edition 17.1.1) και 1.0 (υποστηρίζεται με Intel Quartus Prime Pro Edition 17.0.0) |
Ενημερώθηκε η τοποθεσία του πηγαίου κώδικα για τα NLBample AFU in Το NLB Sample Λειτουργία επιταχυντή (AF) τμήμα. |
| 2018.04.11 | 1.0 (υποστηρίζεται με Intel
Quartus Prime Pro Edition 17.0.0) |
Αρχική έκδοση. |
Intel Corporation. Ολα τα δικαιώματα διατηρούνται. Η επωνυμία Intel, το λογότυπο Intel και άλλα σήματα Intel είναι εμπορικά σήματα της Intel Corporation ή των θυγατρικών της. Η Intel εγγυάται την απόδοση των προϊόντων FPGA και ημιαγωγών της σύμφωνα με τις τρέχουσες προδιαγραφές σύμφωνα με την τυπική εγγύηση της Intel, αλλά διατηρεί το δικαίωμα να κάνει αλλαγές σε οποιαδήποτε προϊόντα και υπηρεσίες ανά πάσα στιγμή χωρίς προειδοποίηση. Η Intel δεν αναλαμβάνει καμία ευθύνη ή ευθύνη που απορρέει από την εφαρμογή ή τη χρήση οποιασδήποτε πληροφορίας, προϊόντος ή υπηρεσίας που περιγράφεται στο παρόν, εκτός εάν συμφωνηθεί ρητά εγγράφως από την Intel. Συνιστάται στους πελάτες της Intel να λαμβάνουν την πιο πρόσφατη έκδοση των προδιαγραφών της συσκευής προτού βασιστούν σε οποιεσδήποτε δημοσιευμένες πληροφορίες και προτού υποβάλουν παραγγελίες για προϊόντα ή υπηρεσίες. *Άλλα ονόματα και επωνυμίες μπορούν να διεκδικηθούν ως ιδιοκτησία τρίτων.
Έγγραφα / Πόροι
 |
Λειτουργική μονάδα intel Native Loopback Accelerator (AFU) [pdf] Οδηγός χρήστη Native Loopback Accelerator Functional Unit AFU, Native Loopback, Accelerator Functional Unit AFU, Functional Unit AFU |
